reginaldo huaman, rafael a

Sistemas Digitales y Arquitectura de Computadoras (IS-341)

REGINALDO HUAMAN, RAFAEL A. Página 1

CURSO: SISTEMAS DIGITALES Y ARQUITECTURA DE

COMPUTADORAS (IS-341)

TITULO: “simplificación de circuitos lógicos lab._03”

PROFESOR: ING. MANUEL LAGOS

ALUMNO: REGINALDO HUAMAN, RAFAEL A.

SEMESTRE: 2013 – I

FECHA DE ENTREGA: 25/10/2013

AYACUCHO - PERÚ

2013



5. DESARROLLO DE LA PRÁCTICA

5.1 Minimización de circuito lógico “FA”

Implementar en el Proteus Isis, el circuito lógico de la siguiente figura.

Para la simulación, manipular los controles de estado lógico correspondientes a las variables binarias (X, Y, Z) y anotar en la tabla, el estado lógico de las funciones lógicas S y C, representados por los probadores lógicos.

Variables de entrada

Salidas Término para suma de

productos

Término para

producto de sumas

X Y Z C S C S C S

0 0 0 0 0 _ _ X+Y+Z X+Y+Z

0 0 1 0 1 _ X’.Y’.Z X+Y+Z’ _

0 1 0 0 1 _ X’.Y.Z’ X+Y’+Z _

0 1 1 1 0 X’.Y.Z _ _ X+Y’+Z’

1 0 0 0 1 _ X.Y’.Z’ X’+Y+Z _



YZ

X 00 01 11 10

0 1

1 1 1 1

1 0 1 1 0 X.Y’.Z _ _ X’+Y+Z’

1 1 0 1 0 X.Y.Z’ _ _ X’+Y’+Z

1 1 1 1 1 X.Y.Z X.Y.Z _ _

Complete la tabla, con los términos algebraicos que corresponde, tal que permita

representar las funciones S y C mediante las siguientes formas canónicas: Suma de

productos y Producto de sumas.

Represente algebraicamente las funciones S y C tal como se requiere:

C(x, y, z) = ∑ ( 3, 5, 6, 7) = X’.Y.Z + X.Y’.Z + X.Y.Z’ + X.Y.Z

C(x, y, z) = ∏ (0, 1, 2, 4) = (X+Y+Z) (X+Y+Z’) (X+Y’+Z) (X’+Y+Z)

S(x, y, z) = ∑ (1, 2, 4, 7) = X’.Y’.Z + X’.Y.Z’ + X.Y’.Z’ + X.Y.Z

S(x, y, z) = ∏ (0, 3, 5, 6) = (X+Y+Z) (X+Y’+Z’) (X’+Y+Z’) (X’+Y’+Z)

Partiendo de la forma canónica “Suma de productos”, minimizar cada una de las

expresiones haciendo uso de los teoremas de Algebra de Boole.

S(x, y, z) = X’ (Y’.Z + Y.Z’) + (Y’.Z’ + Y.Z)

S(x, y, z) = X (Y Z) + X (Y Z)’

S(x, y, z) = X (Y Z)

C(x, y, z) = Y.Z (X’ + X)+ X (Y’.Z + Y.Z’)

C(x, y, z) = Y.Z + X (Y Z)

Expresión final de S(x, y, z) = X (Y Z)

Expresión final de C(x, y, z) = Y . Z + X ( Y Z)

Con los datos de la tabla desarrollada, represente las funciones S y C en el mapa de

Karnaugh.

Para la función S: Para la función C:

YZ

X 00 01 11 10

0 1 1

1 1 1

1

1 1 1 1

1 1

1 1



Partiendo del mapa de Karnaugh, determine las expresiones algebraicas

minimizadas.

S(x, y, z)= X’.Y’.Z + X’.Y.Z’ + X.Y’.Z’ + X.Y.Z

............................................................................................................................. S(x, y, z)= X + (Y Z)

C(x, y, z)= Y.Z + X.Z + X.Y

C(x, y, z)= X( Y + Z) + Y.Z

Expresión final de S(x, y, z) = X + (Y Z)

Expresión final de C(x, y, z) = X ( Y + Z ) + Y . Z

En el recuadro siguiente, dibuje el circuito lógico que representa la solución a las

funciones lógicas S y C mejor optimizadas.

Observaciones:

Expresión final de S(X, Y, Z) = X + (Y Z)

Expresión final de C(X, Y, Z) = X (Y + Z) + Y.Z

Las formas de simplificación para los dos casos son diferentes, a simple vista es más practico el

mapa de Karnaugh nos ayuda rápidamente a simplificar grandes circuitos.

También se observa que gracias a la presentación algebraica es posible la reducción mediante las

teoremas del algebra de Boole.

Observamos que el mapa de Karnaugh no siempre se reduce a una mínima expresión.



5.2 Minimización de circuito lógico “FS”

Implementar en el Proteus Isis, el circuito lógico de la siguiente figura.

Para la simulación, manipular los controles de estado lógico correspondientes a las variables binarias (X, Y, Z) y anotar en la tabla, el estado lógico de las funciones lógicas R y D, representados por los probadores lógicos.

Variables de entrada

Salidas Término para suma de

productos

Término para

producto de sumas

X Y Z R D R D R D

0 0 0 0 0 _ _ X+Y+Z X+Y+Z

0 0 1 1 1 X’.Y’.Z X’.Y’.Z _ _

0 1 0 1 1 X’.Y.Z’ X’.Y.Z’ _ _

0 1 1 0 1 _ X’.Y.Z X+Y’+Z’ _

1 0 0 1 0 X.Y’.Z’ _ _ X’+Y+Z

1 0 1 0 0 _ _ X’+Y+Z’ X’+Y+Z’

1 1 0 0 0 _ _ X’+Y’+Z X’+Y’+Z

1 1 1 1 1 X.Y.Z X.Y.Z _ _

Complete la tabla, con los términos algebraicos que corresponde, tal que permita

representar las funciones R y D mediante las siguientes formas canónicas: Suma de

productos y Producto de sumas.



YZ

X 00 01 11 10

0

1

0

Represente algebraicamente las funciones R y D tal como se requiere:

R(x, y, z) = ∑ (1, 2, 4, 7) = X’.Y’.Z + X’.Y.Z’ + X.Y’.Z’ + X.Y.Z

R(x, y, z) = ∏ (0, 3, 5, 6) = (X+Y+Z)(X+Y’+Z’)(X’+Y+Z’)(X’+Y’+Z)

D(x, y, z) = ∑ (1, 2, 3, 7) = X’.Y’.Z + X’.Y.Z’ + X’.Y.Z + X.Y.Z

D(x, y, z) = ∏ (0, 4, 5, 6) = (X+Y+Z)(X’+Y+Z)(X’+Y+Z’)(X’+Y’+Z)

Partiendo de la forma canónica “Producto de sumas”, minimizar cada una de las expresiones

haciendo uso de los teoremas de Algebra de Boole.

R(x, y, z)= (X+Y+Z)(X+Y’+Z’)(X’+Y’+Z)(X’+Y+Z’)

R(x, y, z)= (X + (Y Z))(X’ + (Y Z)’)

R(x, y, z)= (X (Y Z))

D(x, y, z)= (X+Y+Z)(X’+Y+Z)(X’+Y+Z’)(X’+Y’+Z)

D(x, y, z)= (Y’+Z)(X+ (Y Z)’)

Expresión final de R(x, y, z) = (X (Y Z))

Expresión final de D(x, y, z) = (Y’+Z’)(X+(Y Z)’)

Con los datos de la tabla desarrollada, represente las funciones R y D en el mapa de

Karnaugh.

Para la función R: Para la función D:

Partiendo del mapa de Karnaugh, determine las expresiones algebraicas

minimizadas.

R(x, y, z) = (X+Y+Z)(X’+Y+Z’)(X+Y’+Z’)(X’+Y’+Z)

R(x, y, z) = (X (Y Z))

D(x, y, z) = (Y+Z)(X’+Y)(X’+Z)

D(x, y, z) = (Y+Z)(X’+Y)(X’+Z)

YZ

X 00 01 11 10

0 0

0

1 0 0

Expresión final de S(X, Y, Z) = (X (Y Z))

Expresión final de C(X, Y, Z) = (Y’ + Z’)(X + (Y Z)’)

0 0

0 0

0

0 0



X Y F1 (X < Y) F2 (X = Y) F3 (X > Y)

0 0 0 1 0

0 1 1 0 0

1 0 0 0 1

1 1 0 1 0

Expresión final de R(x,y,z) = ...................................................................................

Expresión final de D(x,y,z) = ...................................................................................

En el recuadro siguiente, dibuje el circuito lógico que representa la solución a las

funciones lógicas R y D mejor optimizadas.

Observaciones:

5.3 Diseño de un comparador binario de 2 bits.

Sean las variables binarias de dos bits: A y B (A=A1A0 y B=B1B0). Completar el diseño

determinando la expresión algebraica minimizada de F1, F2 y F3.

Ejemplo: para comparar los bits X y Y:

(X<Y): F1 = X’.Y

(X=Y): F2 =(X Y)’

(X>Y): F3 = X.Y’

Expresión final de S(X, Y, Z) = (X (Y Z))

Expresión final de C(X, Y, Z) = (Y + Z) (X’+ Y)(X’+Z)

Para el caso de la función R el mapa de Karnaugh no nos ayuda de mucho porque no hay

agrupaciones que ayuden a simplificar la función.

Para el caso de la función D se observa que hay agrupaciones de maxiterminos por lo tanto se podrá

simplificar dicha función.



Entonces, utilizando el ejemplo, completar la expresión algebraica para comparar los números A y B.

A < B: F1 = (A1 < B1) + (A1 = B1).(A0 < B0)

A = B: F2 = (A1 = B1).(A0 = B0)

A > B: F3 = (A1 > B1) + (A1 = B1).(A0 > B0)

F1 = (A0)’.(A1)’.B1 + (A0)’.(A1)’.B0 + (A0)’.B0.B1 + A0.(A1)’.(B0)’.B1 + A0.(A1)’.B0.(B0)’

F1 = (A0)’.(A1 . + B0.B1) + A0.(A1)’.(B0 B1)’

F2 = (A0)’.(A1)’.(B0)’.(B1)’ + (A0)’.A1.(B0)’.B1 + A0.A1.B0.B1 + A0.(A1)’.B0.(B1)’

F2 = (A1 B1)’.(A0 B0)’

F3 = A1.(B0)’.(B1)’ + A0.(B0)’.(B1)’ + A0.A1.(B0)’ + A1.B0.(B0)’

F3 = A1.(B1)’ + A0.(B0)’.((B1)’+ A1)

En el recuadro siguiente, dibujar el circuito lógico que representa la solución a cada una

de las funciones minimizadas.



Implementar en el Proteus Isis, el esquema anterior tal que permita mostrar los

resultados de las comparaciones: LEDF1=ON si LEDF2=ON si (A=B) y LEDF3=ON si

(A<B).



Durante la simulación, manipular los controles de estado lógico (A1, A0, B1, B0) y anotar

en la siguiente tabla el resultado mostrado por los LEDs.

Números a comparar Resultados de la comparación

A1 A0 B1 B0 LEDF1 LEDF2 LEDF3

0 0 0 0 OFF ON OFF

0 0 0 1 ON OFF OFF

0 0 1 0 ON OFF OFF

0 0 1 1 ON OFF OFF

0 1 0 0 OFF OFF ON

0 1 0 1 OFF ON OFF

0 1 1 0 ON OFF OFF

0 1 1 1 ON OFF OFF

1 0 0 0 OFF OFF ON

1 0 0 1 OFF OFF ON

1 0 1 0 OFF ON OFF

1 0 1 1 ON OFF OFF

1 1 0 0 OFF OFF ON

1 1 0 1 OFF OFF ON

1 1 1 0 OFF OFF ON

1 1 1 1 OFF ON OFF

Observaciones:

El cuadro anterior muestra resultados de todas las condiciones posibles que hayan sido

evaluadas.

Los resultados dependerán de las condiciones a evaluarse y posiblemente sean diferentes

para cada función.

Para poder obtener nuestra simplificación minimizada y como ha de no tener una

simplificación especificada considerar tan solo lo reemplazado en las expresiones.



6. CONCLUSIONES

7. BIBLIOGRAFÍA

8. ANEXO

Ubicación de componentes en la ventana “Pick Devices”

Dispositivo AND, OR, NOT

Librería

ACTIVE

Sub-categoría

Gates

Categoría

Simulator Primitives

NAND; NOR, XOR ACTIVE Gates Simulator Primitives

74LS11 74LS Gates & Inverters TTL 74LS series

LOGICSTATE ACTIVE Logic Stimuli Debugging Tools

LOGICPROBE (BIG) ACTIVE Logic Probes Debugging Tools

X’, Y’, Z’: complementos de x, Y, Z.

(A0)’.(A1)’.(B0)’.(B1)’ : complementos de A0, A1, B0 Y B1.

Podemos simplificar funciones lógicas complejas mediante leyes del algebra de Boole y los

mapas de Karnaugh.

También comprobamos que los mapas de Karnaugh son una herramienta muy útil para la

simplificación de diversas funciones que pueden parecer complicados.

En conclusión un circuito lógico puede funcionar de la misma forma sin perder su

efectividad después de haber sido simplificado a su equivalencia, y todo esto hace que se

utilice menos componentes para el armado de circuitos operacionales, logrando así tener

un circuito menos complejo, más práctico y económico y con la misma funcionalidad.

http://es.wikipedia.org/

http://ccpot.galeon.com/enlaces1737099.html

Morris Mano (Diseño Digita).

http://es.wikipedia.org/

http://ccpot.galeon.com/enlaces1737099.html

reginaldo huaman, rafael a

Documents