Circuitos Digitales Avanzados M.C. Aglay González Pacheco Saldaña 1

Redes Iterativas

Las redes iterativas [1] es una forma muy repetitiva de una red lógica combinacional.Esta estructura repetitiva hace posible la descripción de redes iterativas, utilizando técnicaspara circuitos secuenciales.

Cada celda de una red iterativa debe tener la misma configuración. Las celdaspueden tener una o más entradas primarias, entradas secundarias, salidas primarias y salidassecundarias (ver figura 1).

Figura 1.

Para diseñar un detector de paridad, tenemos la siguiente tabla:

ai+1

Número de "unos" aiXi=0 Xi=1

Par 0 0 1Impar 1 1 0

De aquí obtenemos la tabla de verdad:

ai Xi ai+1

0 0 00 1 11 0 11 1 0

Circuitos Digitales Avanzados M.C. Aglay González Pacheco Saldaña 23

ai+1 = Xi ⊕ ai donde ai+1 indica si el número de "unos" es par(0) o impar(1).

Cada celda tiene la configuración que se muestra en la figura 2.

Figura 2.

Diseñar un comparador de 4 bits:

Se necesita una red iterativa de 3 celdas, que compare a partir de los bits menossignificativos, dos números de 4 bits cada uno. Los números los llamaremos X y Y. Lassalidas serán 3: Z1=1 cuando X=Y, Z2 =1 cuando X>Y, y Z3=1 cuando X<Y.El diseño se hará con estados:

S0 cuando X=YS1 cuando X>YS3 cuando X<Y

La tabla de estados es:XiYi

Si 00 01 10 11 Z0 Z1 Z2X=Y S0 S0 S2 S1 S0 1 0 0X>Y S1 S1 S1 S1 S1 0 1 0X<Y S2 S2 S2 S2 S2 0 0 1

La tabla de transición es:

ai+1 bi+1

00 01 10 1100 00 10 01 0001 01 01 01 0110 10 10 10 1011 XX XX XX XX

Circuitos Digitales Avanzados M.C. Aglay González Pacheco Saldaña 3

Resolviendo los Mapas de Karnaugh:

Xi Yi

ai bi 00 01 11 1000 0 1 0 001 0 0 0 011 X X X X10 1 1 1 1

ai+1 = ai + Xi' Yi bi'

Xi Yi

ai bi 00 01 11 1000 0 0 0 101 1 1 1 111 X X X X10 0 0 0 0

bi+1 = bi + Xi Yi' ai'

Z0i = ai' bi' = (ai + bi)'

Z1i = ai' bi

Z2i = ai bi'

Cada celda de la red iterativa tiene la siguiente configuración (ver figura 3).

Circuitos Digitales Avanzados M.C. Aglay González Pacheco Saldaña 4

Figura 3.

Para comparar cuatro bits, se necesitan 3 celdas, para comparar 8 bits, se necesitan 7 celdas.Los bits menos significativos entran en a1 y b1; los siguientes bits entran en X1 y en Y1; eltercer par de bits entran en X2 y enY2; y así sucesivamente. Al final de la red iterativa, Z0enciende cuando X=Y, Z1 cuando X>Y y Z2 enciende cuando X<Y.

Referencia:

[1] "Teoría de Conmutación y diseño lógico"Autor: Frederick Hill, Gerald PetersonEditorial: Limusa