proyecto final

3
Proyecto Final de Electrónica Digital con el uso de VHDL Recuerde leer todos los problemas e iniciar con el que considere más sencillo. Todos los diseños deben ser simulados en Xilinx, de no ser posible, entonces puede hacerlos en Active HDL. Todos los diseños deben quedar listos para ser implementados en Basys II. Los siguientes ejercicios básicos deben estar implementados en VHDL: 1) Contador de 0 a F (Ascendente) 2) Contador de F a 0 (Descendente) 3) Decodificador de Binario a 7 Segmentos 4) Decodificador de BCD a 7 Segmentos 5) Contador Ascendente de 0 a 9 6) Contador Descendente de 9 a 0 7) Implementar un prescalador para frecuencias de: a. 1 Hz b. 2 Hz c. 4 Hz d. 8 Hz 8) Contador Ascendente con FF JK de 0 a 3 9) Contador Descendente con FF JK de 3 a 0 10) Contador con F.F. tipo T de 2 a 14 (Recuerde que debe implementar la lógica del reset con compuertas) 11) Contador con F.F. tipo T de 14 a 2 (Recuerde que debe implementar la lógica del reset con compuertas) 12) Utilizando contadores síncronos con F.F. Tipo T diseñe la siguiente secuencia: a. En sentido de las manecillas del reloj b. En sentido inverso de las manecillas del reloj Los siguientes ejercicios pueden ser implementados utilizando VHDL o mediante diagramas esquemáticos. Se sugiere que usen VHDL para la implementación ya que es más rápido y simple.

Upload: guadalupe-espinoza-garcia

Post on 01-Feb-2016

222 views

Category:

Documents


0 download

DESCRIPTION

proyecto a resolver

TRANSCRIPT

Page 1: Proyecto Final

Proyecto(Final(de(Electrónica(Digital(con(el(uso(de(VHDL(!!

Recuerde! leer! todos! los!problemas!e! iniciar!con!el!que!considere!más!sencillo.!Todos! los!diseños!deben!ser!simulados!en!Xilinx,!de!no!ser!posible,!entonces!puede!hacerlos!en!Active!HDL.!Todos!los!diseños!deben!quedar!listos!para!ser!implementados!en!Basys(II.!!!Los!siguientes!ejercicios!básicos!deben!estar!implementados!en!VHDL:!!

1)! Contador!de!0!a!F!(Ascendente)#2)! Contador!de!F!a!0!(Descendente)#3)! Decodificador!de!Binario!a!7!Segmentos#4)! Decodificador!de!BCD!a!7!Segmentos#5)! Contador!Ascendente!de!0!a!9#6)! Contador!Descendente!de!9!a!0#7)! Implementar!un!prescalador!para!frecuencias!de:#

a.! 1!Hz#b.! 2!Hz#c.! 4!Hz#d.! 8!Hz#

8)! Contador!Ascendente!con!FF!JK!de!0!a!3#9)! Contador!Descendente!con!FF!JK!de!3!a!0#10)!Contador!con!F.F.!tipo!T!de!2!a!14!(Recuerde!que!debe!implementar!la!lógica!del!reset!con!compuertas)#11)!Contador!con!F.F.!tipo!T!de!14!a!2!(Recuerde!que!debe!implementar!la!lógica!del!reset!con!compuertas)#12)!Utilizando#contadores#síncronos#con#F.F.#Tipo#T#diseñe#la#siguiente#secuencia:#

a.! En#sentido#de#las#manecillas#del#reloj#

b.! En#sentido#inverso#de#las#manecillas#del#reloj#

#!

Los!siguientes!ejercicios!pueden!ser!implementados!utilizando!VHDL!o!mediante!diagramas!esquemáticos.!Se!sugiere!que!usen!VHDL!para!la!implementación!ya!que!es!más!rápido!y!simple.!##

Page 2: Proyecto Final

13)!Utilizando#el#diagrama#esquemático#que#se#muestra#en#la#figura#inferior,#implemente#el#diseño#que#se#pide.#La#entrada#0#(I0)#no#está#implementada,#por#lo#tanto#se#debe#de#completar#con#ceros.##

##

14)!#Utilizando#el#diagrama#esquemático#que#se#muestra#en#la#figura#inferior,#implemente#el#diseño#que#se#pide.#

##

El!archivo!de!proyecto!final!ya!está!listo.!El!Proyecto(Final!se!debe!de!entregar!en!el!aula!en!donde!se!impartió!el!laboratorio.!!La(fecha(y(hora(de(entrega(del(proyecto(final!corresponde!al!asignado!del(examen(ordinario!que!esté!programado!por!su!coordinador!de!área.!!

Para!atender!dudas(sobre(el(proyecto(final!será!el!jueves(5(a(partir(de(las(11:00(am(hasta(antes(de(las(3:00(pm.#

Page 3: Proyecto Final

##