prÁcticas de laboratorio [e.d.]

of 12 /12
PRÁCTICAS DE LABORATORIO [E.D.] Práctica Nº1 Introducción y funciones lógicas En esta práctica hemos observado el comportamiento de diferentes puertas lógicas y un integrado tanto en el entrenador como en el simulador Electronics Workbench. Esta práctica abarca dos puntos: el primero trata el aspecto elemental de las puertas lógicas y sus tablas de verdad y el segundo introduce la observación del integrado 7400. Funciones lógicas básicas A continuación se muestran siete esquemas correspondientes al comportamiento de las puertas lógicas: NOT, OR, AND, NOR, NAND, AND (3 in) y XOR. Junto a los mismos se indica una tabla de verdad. La correspondencia es obvia. a) NOT A F 1 0 0 1 d) NOR A B F 0 0 1 0 1 0 1 0 0 1 1 0 b) OR A B F 0 0 0 0 1 1 1 0 1 1 1 1 e) NAND A B F 0 0 1 0 1 1 1 0 1 1 1 0 c) AND A B F 0 0 0 0 1 0 1 0 0 1 1 1 g) XOR A B F 0 0 0 0 1 1 1 0 1 1 1 0 1

Author: nestor-galera

Post on 18-Jun-2015

808 views

Category:

Documents


2 download

Embed Size (px)

TRANSCRIPT

PRCTICAS DE LABORATORIO [E.D.]Prctica N1 Introduccin y funciones lgicasEn esta prctica hemos observado el comportamiento de diferentes puertas lgicas y un integrado tanto en el entrenador como en el simulador Electronics Workbench. Esta prctica abarca dos puntos: el primero trata el aspecto elemental de las puertas lgicas y sus tablas de verdad y el segundo introduce la observacin del integrado 7400.

Funciones lgicas bsicasA continuacin se muestran siete esquemas correspondientes al comportamiento de las puertas lgicas: NOT, OR, AND, NOR, NAND, AND (3 in) y XOR. Junto a los mismos se indica una tabla de verdad. La correspondencia es obvia. a) NOT A 1 0 F 0 1 d) NOR A B F 0 0 1 0 1 0 1 0 0 1 1 0

b) OR A B F 0 0 0 0 1 1 1 0 1 1 1 1

e) NAND A B F 0 0 1 0 1 1 1 0 1 1 1 0

c) AND A B F 0 0 0 0 1 0 1 0 0 1 1 1

g) XOR A B F 0 0 0 0 1 1 1 0 1 1 1 0

1

PRCTICAS DE LABORATORIO [E.D.]f) AND (3-in) A B CF 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1

Circuito integrado 7400Una vez visto el funcionamiento de las anteriores puertas lgicas nos centramos en un integrado. El 7400. Consiste en siete pares de patas. Dos de ellas por alimentacin y masa. Las doce restantes son entradas y salidas de cuatro puertas NAND tal y como se muestra en el dibujo a continuacin.

El montaje para comprobar el funcionamiento de una de las puertas NAND del 7400 podra ser:

2

PRCTICAS DE LABORATORIO [E.D.]Prctica N2 Caractersticas y parmetros de los Circuitos IntegradosEn la prctica no.2 se ha puesto atencin en un aspecto fsico de la electrnica y finalmente concluye con el diseo de un circuito lgico. El aspecto inicial estudia el umbral lgico (correspondencia entre tensin y seal de valor 1 o 0) y el tiempo de propagacin segn las puertas lgicas, integrados, disposicin general, etc. Comenzamos por el.

Determinacin de los umbrales de los niveles lgicosLa gua de prcticas facilita datos. El nivel bajo lgico (0) est comprendido entre 0 y 0,8 volts. Es posible que esto se deba a los diodos Zener. Sin perder el objetivo de este apartado, hallamos los valores umbrales segn la figura 4 que nos facilita el guin de prcticas.

[IDEAL] V1Hmx V1Hmn V0Lmx V0Lmn Determinacin del tiempo de propagacin

Umbrales 5 2'548 2'498 0

En este apartado medimos el tiempo de propagacin de un inversor. Nos ayudamos del osciloscopio virtual:

3

PRCTICAS DE LABORATORIO [E.D.]Rellenamos la tabla correspondiente:

Inversor TOSC= t2- t1 TP=tOSC/6Repetimos el apartado usando esta vez el integrado 7404 para ver diferencias.

Tiempo (ns) 53'5 8'91

Volviendo a mirar el osciloscopio vemos que el tiempo de propagacin en el integrado ha disminuido aproximadamente 10 ns. Esto nos ofrece la ventaja de una mayor rapidez de transmisin, aunque el conexionado se complica algo. Tabla de tiempos:

CI 7404 TOSC= t2- t1 TP=tOSC/6 Diseo de un circuito lgico

Tiempo (ns) 39'8 6'63

Para finalizar la prctica se pide disear un circuito lgico con tres entradas (P, Q y R) de forma que la salida S se encuentre en estado 1 cuando P sea 0 o si Q = R = 1. Tras rellenar la tabla de verdad nos queda: Por inspeccin se observa que la solucin es la suma (OR) de una funcin NOT 'P' y de una funcin AND 'Q'-'R'. P Q R S Para quedar seguros aplicamos el lgebra de Boole: 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1

S=P Q RP Q RPQ RPQ RP Q R S=P Q RRP Q RRP Q R S=P QPQP Q R S=PQQPQ R=PP Q R S=PQ R (izq.) S=PQ R=PQ R Ley de Morgan S=P Q R=P Q R (der.)

Solo con NAND: (para usar el 7400)

4

PRCTICAS DE LABORATORIO [E.D.]Prctica N3 Funciones combinacionalesCon lo visto anteriormente nos centramos, como dice el ttulo, en las funciones combinacionales. Diseo de funciones y generacin de las mismas mediante un nuevo bloque: el decodificador.

Diseo de funciones lgicasSe realizan el diseo de algunas funciones lgicas a continuacin: a)

F1 =A B AB C F1 =A BA CB C00 1 1 01 11 1 1 10 1 1

c)

F3=ww xy z F3=w x y z00 1

Tras simplificar queda

Tras simplificar queda Rellenamos la tabla de Karnaugh: A \ BC 00 10 11 10 La funcin es en s un menor principal: m4 Representacin de la funcin con puertas NOR: 01 11 10

Rellenamos la tabla de Karnaugh: A \ BC 0 1

Esto nos da informacin suficiente para plantear los menores principales:

F1 =A B CA B CA B CA B CA B CA B C F1 =BC (Dos grupos de 4)

Simplifacin de la funcin ayudndonos con el diagrama de Karnaugh: Representacin de la funcin con puertas NOR:

b)

F2 =A AB CB C F2 =A BCB C00 1 1 01 11 1 1 10 1 1

d)

Tras simplificar queda

F4 =w xy zw F4 =w xx y z00 01 11 10

Tras simplificar queda

Rellenamos la tabla de Karnaugh: A \ BC 0 1

Rellenamos la tabla de Karnaugh: A \ BC 00 10 11 10 1 1 1 1 1

Los menores principales son exactamente los mismos que en el caso anterior (a), la simplifacin es la misma y la representacin tambin.

El diagrama nos da los siguientes menores:

F4 =w x y zw x y zw x y zw x y zw x y z

Representacin de la funcin con puertas NAND:

5

PRCTICAS DE LABORATORIO [E.D.]Decodificadores de 7 segmentosUsamos el decodificador del entrenador lgico de tipo BCD a 7 segmentos para rellenar la siguiente tabla de verdad: D 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 C 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 A 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 a 1 0 1 1 0 1 0 1 1 1 0 0 0 1 0 0 b 1 1 1 1 1 0 0 1 1 1 0 0 1 0 0 0 c 1 1 0 1 1 1 1 1 1 1 0 1 0 0 0 0 d 1 0 1 1 0 1 1 0 1 0 1 1 0 1 1 0 e 1 0 1 0 0 0 1 0 1 0 1 0 0 0 1 0 f 1 0 0 0 1 1 1 0 1 1 0 0 1 1 1 0 g 0 0 1 1 1 1 1 0 1 1 1 1 1 1 1 0

Entendiendo por 1 cuando el segmento del display se enciende y 0 cuando est apagado.

Decodificador BCD-Decimal: 7442En este apartado observamos mediante el montaje del decodificador 7442 tal y como se muestra en la figura 9 (pg. 12) del guin de prcticas, cmo funciona. Algo importante a comentar es la importancia de conectarlo correctamente a un generador de palabras o a la entrada de seal. No obstante, la salida se ven con valor contrario al esperado y esto es debido a que las salidas del decodificador estn previamente conectadas a un inversor lgico.

6

PRCTICAS DE LABORATORIO [E.D.]Generador de funciones mediante decodificadorSe pretende en este ltimo punto sacarle partido al decodificador visto (7442) y usarlo como generador de funciones. Por ejemplo:

F1 =A B CA B CA B CA B C que equivale a los cuatro menores principales iniciales. Tengo que llegar a F1 =m0m1 m2 m3 con F7442 =m0 m1 m2 m3a) Dos posibles soluciones: a.1) Negar previamente las 4 primeras salidas del 7442 y posteriormente a.2) Usar las leyes de Morgan para llegar a la funcin con tan solo una puerta conectar las salidas negadas a las entradas de una puerta lgica OR de 4 lgica (en nuestro caso NAND para eliminar sumas): entradas: F =m m m m F =m m m m1 0 1 2 3 1 0 1 2 3

b)

F2 =AB CA C usamos Karnaugh para saber su expresin en trminos de menores principales.00 1 1 01 1 1 11 1 10 1 1 0 1

A \ BC

Tenemos los 7 primeros menores principales.

F2 =m0m1 m2 m3m4m5m6

Al igual que en el caso anterior, tenemos dos maneras de generar la funcin F2 usando el decodificador 7442. b.1) Negar previamente las 7 primeras salidas del decodificador y b.2) Podemos ver F2 como la suma de 7 trminos o la negacin de slo uno (el posteriormente conectarlas a las entradas de una puerta lgica OR de 7 octavo) F =m As pues aprovechamos las salidas del decodificador, 2 7 entradas: que estn negadas, y de paso nos ahorramos puertas lgicas. Basta con conectar la salida novena (no. 7) al punto que evale la funcin.

7

PRCTICAS DE LABORATORIO [E.D.]Prctica N4 Multiplexores y DemultiplexoresEsta prctica introduce el uso de multiplexor como dispositivo para generar cualquier tipo de funcin. En el primer apartado comprobamos ya sea con el simulador EWB o con el entrenador lgico el funcionamiento de uno de los dos multiplexores 4x1 que nos encontramos en un integrado 74153. Tras comprobar la tabla de verdad

MUX como generador de funcionesa)

F1 =A B C (entindase como 2 sumas exclusivas encadenadas)A B C F1 Vista la tabla de verdad de las dos sumas exclusivas encadenadas, procedemos a rellenar la tabla para tres 0 0 0 0 variables (A, B, C) facilitada en el guin de prcticas: 0 0 1 1 E0 E1 E2 E3 0 0 1 1 1 1 1 1 0 0 1 1 0 1 0 1 0 1 1 0 1 0 0 1 A\BC 0 1 00 0 1 01 1 0 10 1 0 11 0 1

A

A

A

A

Una vez hecho esto podemos realizar la funcin con el multiplexor.

b)

F2 =A B C DA B C DA B C DA B C DA B CDA B CDA B CD

En este caso nos viene dada la tabla de la verdad como suma de menores principales: rellenamos la tabla segn 4 variables y siguiendo el orden como siempre: E0 A\BCD 0 1 000 0 1 E1 001 1 0 E2 010 1 0 E3 011 0 1 0 E4 100 0 1 E5 101 1 0 E6 110 0 0 0 E7 111 1 1 1

F2 =m0m2 m5m7m9m12m15 as pues

A

A

A

A

A

Usamos dos integrados 74153

8

PRCTICAS DE LABORATORIO [E.D.]c)

F3=A B C DA B C DA B C EA B C E completamos: F3=A B C DEEA B CDEE A B CDDEA B CDD E F3=A B CDE A B CD EA B C DEA B C DEA B C DEA B CD EE0 0 1 1 0 E1 1 0 E2 1 0 E3 0 0 0 E4 0 0 0 E5 0 0 0 E6 0 0 0 E7 0 0 0 E8 0 0 0 E9 0 0 0 E10 0 0 0 E11 0 0 0 E12 0 1 E13 0 1 E14 0 1 E15 0 0 0

Procedemos a rellenar la tablaA\BCDE 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1

A

A

A

A

A

A

Ntese en azulado que la seal en los dos mux centrales es 0. Para ahorrar se usan solo dos multiplexores como en el anterior caso.

9

PRCTICAS DE LABORATORIO [E.D.]Prctica N5 Comparadores, Detectores de Paridad y Circuitos AritmticosLlegados a la ltima prctica, tratamos de obtener un punto de vista ms prctico comenzando con la comprobacin del funcionamiento de integrados para comparar magnitudes, siguiendo con aplicaciones para la correcta transmisin de datos y finalizando con el diseo y utilizacin de puertas lgicas para obtener funciones aritmticas alcanzando finalmente el concepto de ALU (unidad aritmtico-lgica)

Generadores y detectores de paridadLos generadores de paridad par son construidos con puertas XOR mientras que los de paridad impar estn hechos con XNOR. Su funcionamiento se basa en contar si hay un nmero par o impar de 1's. Se genera un bit de paridad par, cuando el nmero de 1's contados es impar y se genera un bit de paridad impar cuando el nmero de 1's contados es par. Tabla de verdad: B1 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 B2 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 B3 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 B4 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 B5 (par) 0 1 1 0 1 0 0 1 1 0 0 1 0 1 1 0 B6 (impar) 1 0 0 1 0 1 1 0 0 1 1 0 1 0 0 1

Basta con colocar una puerta XOR o XNOR extra para crear el detector de paridad que salta con estado 1 si hay error o 0 si la transmisin es buena o los errores se han eliminado entre s.

10

PRCTICAS DE LABORATORIO [E.D.]Circuitos aritmticos bsicosEn este apartado se pide la tabla de verdad y funcin de un semisumador y de un sumador completo. - Semisumador A 0 0 1 1 B 0 1 0 1 S 0 1 1 0 AC 0 0 0 1

- Sumador completo A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 AP 0 1 0 1 0 1 0 1 S 0 1 1 0 1 1 0 0 AF 0 0 0 1 0 0 1 1

11

PRCTICAS DE LABORATORIO [E.D.]Unidad aritmtico-lgica (ALU)Tocamos fondo en la prctica con el diseo de una unidad aritmtico-lgica que suma, resta y opera lgicamente dos datos de 1 bit. A 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 B 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 O1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 O2 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 R 0 0 0 1 1 1 1 1 1 1 1 1 0 0 0 0 C 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0

Diagrama de Karnaugh y resolucin de funcin R AB\O1O0 00 01 11 10 1 1 1 1 1 00 01 1 1 1 1 11 10

Diagrama de Karnaugh y resolucin de funcin C AB\O1O0 00 01 11 10 1 1 00 01 11 10

R=A BA BA O1 O0 R=A BA O1 O0 **entindase el crculo como suma exclusiva.

C=A B O1 O 0A B O 1 O 0 C=B O 1 A O0 *

12