organización del computador 1 c13 buses. interconexiones en un computador buses

Organizacin del Computador 1C13 buses

BusesInterconexiones en un computador

BusesCPUROMRAMI/O

BusesCPUMemoria RAMMemoria ROMI/OBUS

BusesCPUMemoria RAMMemoria ROMI/OBus de 20 lneas

BusesCPUMemoria RAMMemoria ROMI/OBus de 40 lneas

BusesArquitectura de bus tradicional

BusesArquitectura de altas prestaciones

BusesUn bus es un camino de comunicacin entre dos o ms dispositivos.Medio de transmisin compartido.Control.

BusesDiseo del bus: tipos de lneas

Lneas dedicadas:

Dedicacin fsica: conectan siempre el mismo subconjunto de mdulos (ej: bus de dispositivos E/S) Dedicacin funcional: realizan siempre la misma funcin (ej: lneas de control en cualquier bus)

Ventaja: menos disputas por acceso al bus.Desventaja: se incrementa tamao y precio.


Lneas dedicadas:CPUROMRAMI/ODatos

Direcciones

BusesLneas dedicadas (ejemplo):CPUI/ORAMBus de direccionesBus de datosCECEA0A11D0D7D0D7A0A12WRRDMREQdecoderROMCEINTRINTA12 lneas8 lneas


Lneas multiplexadas:

Propsitos diferentes en distintos instantes de tiempo (ej: bus de datos / direcciones segn una lnea de control)

Ventaja: menos lneas se reduce tamao y precio.Desventajas:se complica la circuiterase reduce velocidad del computador.


Lneas multiplexadas:

BusesLneas multiplexadas (ejemplo):CPUI/ORAMBus generalBus generalCECEA0A11D0D7D0D7A0A12WRRDMREQdecoderROMCEINTRINTA12 lneas

BusesAncho del bus:

El ancho se define por el nmero de lneas del bus.

Afecta directamente al desempeo del sistema

Ancho del bus de datos N de accesos a memoria Ancho del bus de direcciones cantidad direcciones

BusesTemporizacin:

Coordinacin de eventos en el bus

Sincrnica:

Incluye reloj Ventajas:facilidad de implementacin y de pruebas Desventaja:velocidad de reloj se adecua al ms lento

BusesTemporizacin sincrnica:

BusesTemporizacin:

Coordinacin de eventos en el bus

Asncrona:

Los eventos que suceden en el bus provocan nuevos eventos. Ventajas:mejora rendimiento cuando hay dispositivoslentos y rpidos. Desventaja:difcil de implementar.

BusesTemporizacin asincrnica:

BusesTransferencia de datos:

Bus dedicado:

Escritura (master slave)1 ciclo de reloj: - master enva direccin y datospor buses distintos. Lectura (slave master)1 ciclo de reloj: - master enva direccin porbus de direcciones- slave coloca dato en bus de datos

BusesTransferencia de datos:

Bus multiplexado:

Escritura: transmisin de direccin +transmisin de dato Lectura:transmisin de direccin +espera a que slave coloque dato(transferencia de bloques de datos:direccin + varios ciclos de datos)

BusesEjercicio:

Se desea disear una CPU que pueda direccionar 4096 palabras de 1 byte usando buses de direcciones y de datos a) dedicados y b) multiplexados. Indique en cada caso:

De cuntas lneas son los buses?

El bus cuenta con una seal de clock de 1MHz, cul es velocidad de transmisin de datos si...?Una escritura toma 2 ciclos de clock del busUna lectura toma 3 ciclos de clock del bus

BusesArbitraje:

Los dispositivos conectados al bus necesitan control para realizar algunas acciones:

CPU necesita dato de memoria Dispositivo E/S necesita leer/escribir dato en memoria sin pasar por la CPU

De quin es el bus?

BusesArbitraje:

Control del bus secuencial: 1 dispositivo a la vez

Centralizado: necesita controlador de bus o rbitro (se usa un chip o parte de la CPU).

Distribudo: cada mdulo incluye sistema de control de acceso y entre todos controlan el bus.

BusesArbitraje (sincrnico)

BusesArbitraje

PC BusBus de PC IBM, estndar hecho para el 8088 (1981)Tiene 62 lneas:20 para direcciones8 para datoSvarias para control:Memoria (lectura/escritura)E/S (lectura/escritura)Interrupciones (solicitud/concesin)DMAIntel introduce el 80286 con bus de datos de 16 bits y 24 lneas para seleccin de direcciones. IBM Lo usa en su PC-AT.

Bus ISA (Industrial Standard Architecture):Se disea nuevamente el bus para 16 bits de datos, 24 de address un segundo controlador de interrupciones (PC AT) y un segundo controlador de DMA (PC-AT)Las seales del bus de la PC original se mantienen en el mismo conectorLas nuevas seales (D8-D15, A20-A23, IRQs 8 a 15, y seales de DMA) se agregan en un conector separado.

ISA LayoutVista frontal del conector del bus ISAMicroprocesadorMemoriaMotherboard

Evolucin de ISABus EISA:

Se introduce el 80386 de palabras de 32 bitsSe disea el bus EISA (ISA extendido) de 32 bits. Electrnic compleja, poco escalable y contina a 8 MHz.

VESA Local Bus :Desarrollado por un consorcio de fabricantes de controladoras de video.Plantea una extensin al bus ISA de alta velocidad (25 MHz), pero muy orientada a video. No contempla el resto de los dispositivos que demandan velocidad de bus y tampoco muestra escalabilidad suficiente.

Bus PCI (Periferical Component Interconnect)Se desarrolla debido a la baja velocidad del bus ISA, y las poco eficaces alternativas de alta velocidad. (la mayora, caras y de poca escalabilidad)Intel en 1990 propone el borrador de la especificacin 1.0:32 lneas de datos33MHzPosee una electrnica sencilla.Permite interconexin con otros buses (como ISA)Se forma PCISIG (PCI Special Interest Group como consorcio de fabricantes).Versin 2.066 MHz ->4.224 Gbps (528MB/s).Versin 2.164 bits de datos

PCI: Diagrama Genrico

PCI: estructura y seales:Se configura como bus de 32 64 bits.49 lneas de seal obligatorias.Sistema: reloj y resetDirecciones y datos32 lneas multiplexadas (datos y direcciones)Lneas para interpretar y validarControl de interfaz: coordinan envo y recepcinArbitraje: pares de lneas dedicadas maestros-rbitroSeales de error (ej: paridad).

PCI: Seales obligatorias

PCI 64 bitsAparecen 51 seales opcionales.Interrupcin: lneas dedicadas para cada dispositivoSoporte de cach para que se conecten al PCI32 lneas multiplexadas (datos y direcciones) (adicionales)Lneas de interpretacin y validacin 2 lneas que permiten que 2 dispositivos PCI utilicen 64 bits.Terminales de test: estndar IEEE 1149.1

PCI: Transferencia de Lectura

PCI: Transferencia de Lecturaa)a) El master obtiene el control del bus, inicia la comunicacin activando FRAME, que deber permanecer activa hasta que el master termine la comunicacin. El master tambin coloca la direccin de inicio en el bus de direcciones en el flanco ascendente del primer ciclo de clock, y con C/BE (lneas de comandos / Byte Enable), establece la operacin a realizar (lectura o escritura de memoria, o de entrada salida).

PCI: Transferencia de Lecturab)b) Al comienzo del clock 2, el dispositivo slave (del cual se leern los datos) reconoce la direccin colocada en AD.

PCI: Transferencia de Lecturac)c) El master deja las lneas AD libres. El maestro cambia las lneas C/BE para indicar cules de los bytes de las lneas AD se utilizarn para transferir el dato direccionado. El master activa IRDY (Initiator ready) para indicar que est preparado para recibir datos.

PCI: Transferencia de Lecturad)d) El slave (dispositivo de lectura seleccionado) activa DEVSEL (Device Select) para indicar que ha reconocido las direcciones y va a responder. Coloca el dato solicitado en las lneas AD y activa TRDY (Target ready) para indicar que hay un dato vlido en el bus.

PCI: Transferencia de Lecturae)e) El master lee el dato al comienzo del clock 4 y cambia las lneas de habilitacin de byte segn se necesite para la prxima lectura.

PCI: Transferencia de LecturaPrsentationf)f) El slave necesita un tiempo adicional para preparar el segundo bloque de datos para la transmisin. Por consiguiente desactiva TRDY para sealar al master que no proporcionar un nuevo dato en el prximo ciclo. En consecuencia, el master no lee las lneas de datos al comienzo del clock 5 y no cambia la seal de habilitacin de byte durante ese ciclo. El bloque de datos es ledo al comienzo del clock 6.

PCI: Transferencia de Lecturag)g) Durante el clock 6, el slave sita el tercer dato en el bus. Pero (en este ejemplo especfico) el master est ocupado y por lo tanto desactiva IRDY. Esto har que el esclavo mantenga el tercer dato en el bus durante un ciclo de reloj extra.

PCI: Transferencia de Lecturah)h) El master sabe que el tercer dato es el ltimo y por eso desactiva FRAME. Adems, activa IRDY para indicar que est listo para completar esa transferencia.

PCI: Transferencia de Lecturai)i) El master desactiva IRDY, con esto hace que el bus vuelva a estar libre, y el slave desactiva TRDY y DEVSEL.

PCI: Arbitraje Arbitraje centralizadoCada maestro tiene dos lneas dedicadasREQ (peticin del bus)GNT (concesin del bus) TransmisinDispositivo PCI (o CPU) solicita bus activando REQEspera GNTUsa el bus mientras tenga GNT

PCI: ArbitrajeGNT REQ

DispositivoPCIrbitro de PCIGNT REQ

DispositivoPCIGNT REQ

DispositivoPCI

Comparacin de buses

Bus AGP (Accelerated Graphics Port)Bus de alto rendimiento para controlador grfico.AGP reduce cuellos de botella ya que es un bus dedicado de alta velocidad.Necesidades de las aplicaciones grficas:Acceso rpido a memoria local de video (refresh)Elementos de pxel (3D)Informacin del eje ZPlanos superpuestosMalla poligonalesTexturas32 lneas multiplexadas: direcciones/datosAlta velocidad (reloj del bus de la CPU)Transmisin: 528 MB/s 1 GB/s

Procesamiento de Video 3D en PCIBuffer de trama

Textura 2Memoria Del Sistema

Textura 1

Textura 2ChipsetPCIChip GrficoMonitorCPUDrive deDISCOBUS PCIBuffer Local de TexturasRAM delSistema a Local

Procesamiento de Video 3D con AGPBuffer de tramaMemoria Del Sistema

Textura 1

Textura 2Chipset

Chip GrficoMonitorCPUDrive deDISCOBUS PCIAGP

BUS AGP sobre Procesador Pentium III

Interfaces para dispositivos

SCSI:- HD- CD-ROM- DVD

IDE:- HD- CD-ROM- DVD

SCSI (Small Computer System Interface)Introducido por Macintosh en 1984Perifricos externos (8, 16, 32 lneas)Se usa para conectar CDs, DVDs, Audio y HDs.SCSI-1: 5MB/s, SCSI-2: 40MB/s, SCSI-3: 160MB/sDispositivos encadenados (2 conectores)

SCSI (seales)BSY: ocupadoSEL: selecciona dispositivoC/D:datos / controlMSG:mensajeREQ:solicita transferenciaACK:reconoce REQATN:mensaje disponibleRST:inicio del bus

SCSI: Temporizacin

IDE (Integrated Drive Electronics)Integrada en placas base (incluyen 2 canales IDE para 4 dispositivos).Comunica CPU con perifricosCosto reducidoDMA Integrado en el controladorRendimiento comparable al SCSICompatible con ISA, PCI y bus local

IDE (cables y conectores)PATA SATA133MB/s 150MB/s

Conector IDE ATAPI - 40 Pines

Interfaz IDE ATAPI: Direcciones de E/SHEX BINARY DESCRIPTION 1FX 0001 1111 XXXXPrimary Command Registers 3FX 0011 1111 XXXXPrimary Control Registers 17X 0001 0111 XXXXAlternate Command Registers 37X 0011 0111 XXXXAlternate Control RegistersAddress bit A7

Interfaz IDE ATAPI: Registros

Interfaz IDE ATAPI: RegistrosRegistros para lectura:- datos- error- sectores totales- N cilindro- Disco/cabeza- EstadoRegistros para escritura:- datos- caractersticas- sectores totales- N cilindro- Disco/cabeza- Comando

Interfaz IDE ATAPI: Comandos

SCSI vs. IDEVelocidad de transferencia de datos:SCSI: 160MB/sIDE: 133MB/s

N de dispositivos:SCSI: 32IDE: 7

Controladora:SCSI es necesario aadirla con bus PCI a la placa baseIDE viene incluida

Discos duros:Velocidad: SCSI 15.000 rpmIDE: 7.200 rpmTiempos de acceso:SCSI: 3-4msIDE: 8msPrecio:SCSI: XIDE: 0.7 X

USBUSB (Universal Serial Bus), creado por un consorcio de empresas: Intel, Compaq, NEC y Microsoft.Expansin de perifricos sencillaDeteccin automtica de un nuevo dispositivo Conexin y desconexin sin reiniciar el equipoSoporte plug & play Interfaz de software standard independiente del dispositivo que se desee conectar.Modos de transferencia: - low speed: 1.5 Mb/s (USB 1.0) - full speed: 12 Mb/s (USB 1.1) - high speed: 480 Mb/s (USB 2.0)Su arquitectura es un arbol de dispositivos a partir de un host (El computador).Se pueden conectar hasta 127 dispositivos por host.

USB - ArquitecturaEl Universal Serial Bus est organizado como una estructura jerrquica, controlada por un dispositivo denominado host controller que reside en la PC.Se dispone adems de un dispositivo denominado Hub, en el centro de cada estrella, logrndose de esta forma un anidamiento multinivel que permite la expansin del bus, conectndole diversos dispositivos.

USB - ArquitecturaEl Hub root es el elemento del sistema que compone el vrtice de la pirmide jerrquica. Por lo tanto solo hay un Hub Root en el sistema. Tambin se lo conoce como Host Controller, y se compone de hardware firmware y software, todo instalado en la PC. Para USB 1.1 existen dos standards para implementar Host Controllers: Open Host Controller Interface (OHCI) desarrollado por Compaq, y Universal Host Controller Interface (UHCI) de Intel. Para USB 2.0 se utiliza EHCI.

Dispositivos USBEl Hub es un dispositivo USB especial, que extiende la cantidad de ports para conectar dispositivos, convirtiendo un punto de conexin simple, en mltiples puntos de conexin. Por punto de conexin entendemos port. FuncionesSon dispositivos conectados al bus capaces de recibir y transmitir informacin desde / hacia el Host Controller. Se denomina funcin debido a que no necesariamente la correspondencia funcin dispositivo es uno a uno. Ejemplos de funciones en un Bus USB: Teclado, Mouse, lapiz ptico, una impresora, un modem (analgico, o ISDN) etc.Conectores

Es posible tener varias funciones implementadas dentro de un dispositivo conectado por un nico cable a un port USB. Estos son conocidos como dispositivos compuestos, y se presentan al Host Controller como un Hub con mas de un dispositivo no removible.Dispositivos USB

Flujo de Informacin en USBUn dispositivo USB se presenta al sistema como una coleccin de Endpoints. Estos Endpoints agrupan formando Interfaces. Las Interfaces son vistas de las diferentes Funciones del dispositivo. La comunicacin entre los extremos se realiza entre un buffer del lado Host y un Endpoint del lado Dispositivo USB. El Canal se denomina pipe.

USB - EndpointsRepresenta el extremo en un flujo de comunicacin entre el Host y dicho dispositivo, en una direccin (Entrada o Salida)Fsicamente es un buffer de RAM en el dispositivo. Un Nmero definido por hardware lo identifica unvocamente. Un dispositivo controlador USB tiene endpoints de entrada y salida, en iguales cantidades (mximo 16 de entrada y 16 de salida).una direccin unvoca que lo identifica en el Bus, que le asigna el Host en el momento de su conexin.Entonces, definidasLa direccin del dispositivo USB en el Bus, El N de Endpoint, del dispositivo con el que se quiere transaccionarLa direccin del Flujo de Datos, surge unvocamente el Endpoint del dispositivo con el que se quiere establecer comunicacin.

USB - EndpointsCaractersticas de un Endpoint que deben ser conocidas por el Software Cliente a fin de interactuar con l de manera correcta:Nmero de identificacinFrecuencia o tiempo de demora en el acceso al bus. Ancho de Banda requerido. Comportamiento en el manejo de errores. Tamao mximo del paquete de datos que puede transaccionar. Tipo de transferencia que soportaDireccin de transferencia de datos

Protocolo USBLas comunicaciones entre el Host y los dispositivos se llevan a cabo a travs de un protocolo de varios layersLa mayora de los controladores USB Integrados en chips se encargan de manejar los niveles fsicos y mas bajos. En general se mantienen invisibles al diseador final. Sin embargo cuanto mas sabemos mas a nuestro favor, as que al menos una breve introduccin.El host inicia todas las transacciones.

Organizacin de las TransferenciasEl Host Controller es el encargado de velar por que todas las transacciones se lleven a cabo en el menor tiempo posible. Para ello divide el trfico en frames de 1 mseg. Luego arma cada frame con las transacciones correspondientes a las diferentes transferencias que se le solicitan desde las aplicaciones que se estn ejecutando en el Host.

TransaccionesTransaccin 1Transferencia 1Transferencia 2Transferencia 3Transaccin 2Transaccin 3TokenDatosHandshakePIDInfo. AdicionalCRCTransaccin 1Transaccin 1Transaccin 2Transaccin 2Transaccin 3Transaccin 3TokenDatosHandshakeTokenDatosHandshakePIDInfo. AdicionalCRCPIDInfo. AdicionalCRCCampo SYNC: Todos los paquetes comienzan con un campo SYNC. Genera la mxima frecuencia de transicin de estado en el Bus. Aparece como un tren de 8 transiciones. Sus ltimos dos bits se toman como el fin del campo SYNC y por inferencia se asume que a continuacin viene el campo Token.

Tipos de Paquetes PID

USB: Tipos de TokenStart Of FrameHandshakeStart Of FrameSetup / In / OutData0 / Data1

Tipos de Transferencias USBCada tipo de transferencia determina caractersticas importantes del flujo de informacin involucrado. Entre otras contamos las siguientes:Formato de datos impuesto por el USB. Direccin del flujo de comunicaciones. Restricciones en el tamao del paquete de datos a transmitir.Restricciones en el acceso al bus.Restricciones en el tiempo de recuperacin de datos. Secuencias de datos requeridas.Manejo de errores.

Tipos de Transferencias USBTransferencias de control: Son comunicaciones por irrupcin, no peridicas, iniciadas por el host, que se utilizan en operaciones de comando o status.Transferencias Iscronas: Se trata de un tipo de comunicacin peridica y continua entre el host y un dispositivo USB, utilizadas tpicamente en aplicaciones en donde el tiempo de recuperacin de datos es un factor relevante. No quiere decir que sea crtico el tiempo de respuesta en cuanto a la velocidad de recuperacin de los datos sino ms bien, en cuanto a la periodicidad de acceso a stos.

Tipos de Transferencias USBTransferencias de Interrupcin: Son comunicaciones de baja frecuencia, para tamaos de paquete de datos muy pequeos, y tiempo de recuperacin de datos limitado.Transferencias de volumen (bulk): Son comunicaciones de grandes paquetes de datos por irrupcin, no peridicas, utilizadas para transmitir datos que pueden utilizar cualquier ancho de banda disponible y que tambin pueden ser demorados hasta que el ancho de banda requerido se encuentre disponible.

Tipos de Transferencias USB

Formatos de Transacciones Bulk en USB

Formatos de Transacciones de control en USB

Formatos de Transacciones de control en USBSe componen de secuencias de paquetes SETUP IN y OUT DATAN0 y DATA1

Formatos de Transacciones de Interrupcin en USB

Formatos de Transacciones Iscronas en USB

Descriptores USBEstructura jerrquica de datos Describen al host las caractersticas, y funciones de un dispositivo

USB : EnumeracinEl Host o un hub detecta elctricamente la conexin de un dispositivo en un conector (puerto). Espera al menos 100mseg para que el dispositivo se termine de insertar por completo en el conector y para que la energa se estabilice en l por completo.El host enva un comando Reset al dispositivo ponindolo en el estado default. El dispositivo responder a partir de ahora por la direccin default 0 del bus.

USB : EnumeracinSi el S.O. es Windows, el host pide al dispositivo su Device Descriptor, y luego de recibir los primeros 8 bytes, toma nota del tamao del pipe 0 del dispositivo y le vuelve a enviar un reset..El Host enva al dispositivo el comando Set Address asignndole una direccin en el bus. Es dispositivo pasa al estado Addressed.El host pide el Device Descriptor completo (18 bytes).

USB : EnumeracinPor cada configuracin informada en el Device Descriptor el host pide el Configuration Descriptor. A cada pedido el dispositivo debe devolver el Descriptor de configuracin mas todos los descriptores de interfaz que dependan de l y por cada escruiptor de interfaz el descriptor de Endpoint que dependa de dicha interfaz.El Host carga un Device DriverEl Device Driver del dispositivo selecciona una configuracin.

Bus Firewire (IEEE 1394)Creado por Apple Computer, refinado luego por Sony.Compite directamente con el USB.Modos de transferencia: - Firewire 400: 400 MB/s - Firewire 800 o Firewire 2: 800 MB/sSe pueden conectar hasta 63 dispositivos en una misma red.

Uso de los buses en las PCs

Interfaz serieRS232:Se crea en los aos 60.La idea es transmitir bit por bit de forma secuencial.Adems de los bits de datos, existen bit de arranque, de paridad y de parada.

Interfaz Paralelo

Interfaz Paralelo (SPP)

Interfaz Paralelo (SPP)Proceso:Computador tiene datos para enviar por SPP: BUSYComputador enva 8 bits de datos + STROBEPerifrico responde con BUSYPerifrico guarda byte, enva ACK y desactiva BUSYVelocidad de transmisin: 150 KB/s

Interfaz Paralelo (EPP)Compatible con SPP estndar IEEE 1284Transferencia de datos PC perifricoCiclo de escritura de datosCiclo de lectura de datosDirecciones, canales o comandosCiclo de escritura de direccinCiclo de lectura de direccinVelocidad de transmisin: 2MB/s

Interfaz Paralelo - ECP (Extended Capabilities Port)IEEE 1284Permite compresin de datos RLE (Run Length Encoding)- Para impresoras y escnersVelocidad de transmisin: 5MB/s

ReferenciasCaptulo 3 de Stallingswww.pcguide.com/ref/mbsys/buses/www.pcisig.orgwww.usb.orgwww.beyondlogic.org/usbnutshell/usb-in-a-nutshell.pdf

Inmediatamente con el hardware se encuentra una capa controladora de bajo nivel que acta como Host Controller. Esta capa es parte del Sistema Operativo que soporta USB y se conoce como Host Controller Driver (HCD). Es el driver del controlador USB, que trabaja a bajo nivel controlando las transacciones que tienen lugar en el bus, de manera ntimamente relacionada al Hardware. Normalmente se disean de modo de soportar ambos standars de hardware (OHDI y UHDI).Encima de este driver, se encuentra un segundo Driver llamado USB Driver (USBD), cuya funcin es la de garantizar la interaccin entre el HCD y los drivers lgicos. Esta Interaccin est definida a travs de estructuras de datos y funciones definidas en la Especificacin Open USB Driver Interface.La tercer capa de Sistema es conocida como LDD (Logic Device Drivers), y consiste de una coleccin de drivers especficos para un determinado dispositivo, o bien para una clase de dispositivitos USB determinada.El Client Sw no es mas que el software que se ejecuta para acceder desde una aplicacin de usuario final , al dispositivo USB en cuestin.









organización del computador 1 c13 buses. interconexiones en un computador buses

Documents