nº de colección 1nº 1 director de la colección club saber electrónica ing. horacio d. vallejo...

EDITORIALQUARK

Nº de Colección 1

Rep Argentina: $15México: $30 M.N.

Otros Países: U$S 6

COMPUERTAS LOGICAS Y SUS APLICACIONES.................................................................3Introducción....................................................................................................................................3Circuitos lógicos básicos ........................................................................................................4Circuito lógico “Y”.........................................................................................................................5Circuito lógico “O” ........................................................................................................................6Circuito lógico “NO” .....................................................................................................................8Circuito lógico “NO Y”..................................................................................................................9Circuito lógico “NO O” ...............................................................................................................10Circuito lógico “O EXCLUSIVO”...............................................................................................11Correspondencia entre operadores lógicos...............................................................14Obtención de un circuito “Y” (o AND) ................................................................................15

CLASIFICACION DE LOS CIRCUITOS INTEGRADOS DIGITALES ..................................17Introducción ..................................................................................................................................17Construcción de circuitos digitales ................................................................................19Familias lógicas..........................................................................................................................20Familia RTL .....................................................................................................................................20Familia DTL......................................................................................................................................21Familia TTL ......................................................................................................................................21TTL con salida a colector abierto ......................................................................................22TTL de tres estados....................................................................................................................23Compuerta AND TTL....................................................................................................................24TTL de baja potencia .................................................................................................................24TTL de alta velocidad................................................................................................................25TTL Schottky ..................................................................................................................................25TTL Schottky de baja potencia ............................................................................................25Familia HTL .....................................................................................................................................25Familia ECL .....................................................................................................................................25Familia CMOS................................................................................................................................26Simbología y parámetros usuales para identificar a los circuitos integrados digitales.........................................................27Interpretación de los parámetros ....................................................................................28Encapsulados utilizados en los circuitos int. digitales........................................28Nomenclatura utilizada por los fabricantes ...............................................................30Código de Texas Instruments..............................................................................................30Código de National Semiconductor.................................................................................30Código de Motorola...................................................................................................................30Algunos componentes CMOS ...............................................................................................31Ventajas de los circuitos integrados digitales..........................................................31

CIRCUITOS INTEGRADOS DE FUNCIONES ESPECIALES...............................................33Introducción.................................................................................................................................33Codificadores...............................................................................................................................34Decodificadores.........................................................................................................................35Multiplexores...............................................................................................................................36Demultiplexores.........................................................................................................................38Otros circuitos combinacionales .....................................................................................39Conversor de código 0 ROM...................................................................................................41

Comparadores..............................................................................................................................41Circuito sumador .......................................................................................................................44Comparador de Bit de paridad............................................................................................46Obtención de otras funciones lógicas ............................................................................47

ELEMENTOS DE MEMORIA.......................................................................................................49Introducción.................................................................................................................................49Flip-flops .........................................................................................................................................49Flip-flops R-S.................................................................................................................................50Flip-flops J-K..................................................................................................................................53Flip-flops T......................................................................................................................................54Flip-flops R-S sincronizado por nivel...............................................................................56Flip-flops master slave (Maestro-esclavo)..................................................................58Flip-flops sincronizados por flancos...............................................................................60Registros ........................................................................................................................................62Registros de desplazamiento .............................................................................................62

DISEÑO DE CIRCUITOS SECUENCIALES .............................................................................67Introducción..................................................................................................................................67Contadores asíncronos...........................................................................................................67Contadores síncronos ............................................................................................................69Contadores síncronos con acarreo ..................................................................................71Contador síncrono ascendente-descendente............................................................71Diseño de circuitos secuenciales - Mapa de Kanaught........................................73Obtención de la ecuación característica de un Flip-flop R-S.............................73Función característica del Flip-flop J-K ..........................................................................74Función característica del Flip-flop T..............................................................................74Diseño de un contador BCD natural..................................................................................75Contadores en anillo ................................................................................................................78

MONTAJES CON CIRCUITOS INTEGRADOS DIGITALES.................................................81Temporizador de período prolongado.............................................................................81Otro temporizador......................................................................................................................85Instrumento musical de 3 octavas ...................................................................................87Divisor para aplicaciones lógicas ....................................................................................87Generador de escalón..............................................................................................................87Generador de ciclo activo variable ..................................................................................87Duplicador de tensión.............................................................................................................88Multiplicador de tensión .......................................................................................................88Alarma fotosensora ..................................................................................................................88Generador CMOS de 50Hz / 60Hz .......................................................................................88Oscilador monoestable CMOS ............................................................................................89Otro monoestable CMOS ........................................................................................................89Biestable CMOS...........................................................................................................................89Biestable CMOS...........................................................................................................................89Termómetro digital ...................................................................................................................89Generador de función..............................................................................................................92Filtro pasa banda........................................................................................................................92

2 CLUB SABER ELECTRONICA

INDICE DE LA OBRA COMPLETA

N º 1

Director de la Colección Club Saber ElectrónicaIng. Horacio D. VallejoJefe de RedacciónPablo M. Dodero

Club Saber Electrónica es una publicación deSaber Internacional SA de CV de México y Editorial Quark SRL de Argentina

Editor Responsable en Argentina y México:Ing. Horacio D. VallejoAdministración Argentina: Teresa C. JaraAdministración México: Patricia Rivero RiveroComercio Exterior Argentina: Hilda JaraComercio Exterior México: Margarita Rivero RiveroDirector Club Saber Electrónica: Luis LeguizamónResponsable de Atención al Lector:Alejandro A. VallejoCoordinador InternacionalJosé María NievesPublicidadArgentina: 4301-8804 - México: 5839-5277

StaffVictor Ramón Rivero RiveroIsmael Cervantes de AndaOlga VargasNatalia FerrerCarla LanzaValeria MarinoDiego PezoaGastón NavarroFernando Ducach

Areas de ApoyoCatalina JaraTeresa DucachDiego BouglietFernando FloresClaudio GorgorettiPaula VidalRaúl Romero

Internet: www.webelectronica.com.arWeb Manager: Luis Leguizamón

Club Saber Electrónica. Fecha de publicación: enero 2005.Publicación mensual editada y publicada por EditorialQuark, Herrera 761 (1295) Capital Federal, Argentina(005411-43018804), en conjunto con Saber Internacional SAde CV, Av. Moctezuma Nº 2, Col. Sta. Agueda, Ecatepec deMorelos, México (005255-58395277), con Certificado de Lici-tud del título (en trámite). Distribución en México: REI SAde CV. Distribución en Argentina: Capital: Carlos Cancella-ro e Hijos SH, Gutenberg 3258 - Cap. 4301-4942 - Interior:Distribuidora Bertrán S.A.C. Av. Vélez Sársfield 1950 - Cap. –Distribución en Uruguay: Rodesol SA Ciudadela 1416 –Montevideo, 901-1184 – La Editorial no se responsabiliza porel contenido de las notas firmadas. Todos los productos omarcas que se mencionan son a los efectos de prestar un ser-vicio al lector, y no entrañan responsabilidad de nuestra par-te. Está prohibida la reproducción total o parcial del materialcontenido en esta revista, así como la industrialización y/ocomercialización de los aparatos o ideas que aparecen en losmencionados textos, bajo pena de sanciones legales, salvomediante autorización por escrito de la Editorial.

Revista Club Saber Electrónica, ISSN: 1668-6004

Ed i to r i a l - Ed i to r i a l - Ed i to r i a l - Ed i -

T E C N I C A SDIGITALES

En nuestro país, así como en otros países de habla hispana, se comprueba queexiste falta de información técnica didáctica, razón por la cual suele ser tarea delas revistas técnicas promover la divulgación de esta "maravillosa" ciencia que esla electrónica.

Estas publicaciones técnicas, mensuales en su mayoría, no abordan un temacon suficiente profundidad, muchas veces necesaria para una pequeña parte desus lectores habituales pero, incluso así, ellas, desde mi punto de vista, son el únicorecurso disponible para los técnicos de nivel medio para aumentar su caudal deconocimientos tanto teóricos como prácticos.

Alguien podrá argumentar que existen docenas de libros y revistas de proce-dencia extranjera, para satisfacer las necesidades de nuestros técnicos. Pero,¿cuántos pueden leer fluidamente inglés, alemán u otras lenguas para entenderciertas publicaciones extranjeras? Y ¿cuántos tienen el poder adquisitivo para com-prar tales publicaciones? Ni hablar de los libros extranjeros, que representan unainversión que no está al alcance de todos. Además, está claro que la forma de im-partir conocimientos no es siempre la más afín a nosotros.

Por los motivos expuestos y por todos los argumentos esgrimidos en mis obrasanteriores, decidí ofrecerles este modesto trabajo, muy simple, sobre un tema toda-vía más simple, pero que según espero llenará algunas lagunas de los aficionadosa la electrónica, en particular respecto de la llamada electrónica digital.

Esta obra está destinada a todos los "amantes de la electrónica digital" y aquienes trabajan con computadoras digitales, sistemas de transmisión en PCM(Pulse Code Modulation: modulación por impulsos codificados), teleseñalizacióny/o telesupervisión digital, servomecanismos, sistemas de telemedición numérica,etc, y que desean comprender el funcionamiento básico de tales sistemas.

Como es usual, aprovecho este espacio para dedicar este texto y agradecer aquienes han marcado una "hermosa" huella en mi vida.

Ing. Horacio D. VallejoObra Completa Club Saber ElectrónicaISBN Nº: 987-1116-42-X

CLUB SABER ELECTRÓNICA 3

Introducción

Podemos decir que la "electrónica" es la cien-cia que estudia la conducción eléctrica tanto en elvacío, en los gases o en los semiconductores, uti-lizando dispositivos basados en estos fenómenos,como por ejemplo los bulbos de vacío (actualmen-te en desuso, salvo raras excepciones), transisto-res, diodos, etc.

No es necesario decir dónde los componenteselectrónicos toman parte en nuestra vida: bastamirar alrededor y veremos decenas de aplicacio-nes de la electrónica.

La electrónica digital, al contrario de la linealo analógica, no manipula señales, ya sea de co-rriente o de tensión continua; utiliza en cambio se-ñales discretas, o sea, señales eléctricas que ape-nas poseen dos condiciones o estados posibles.

Las señales que caracterizan la voz humana,por ejemplo, varían en amplitud y frecuencia, conel tiempo. Esto quiere decir lo siguiente: en unmomento dado la señal presenta una cierta ampli-tud y determinada frecuencia. Un instante despuéspuede ocurrir la variación de esta amplitud en for-ma continua hasta alcanzar, digamos, un cierto ni-vel, después de lo cual volverá a variar en sentidocontrario, de forma también continua, a medidaque transcurre el tiempo. La amplitud de esta se-ñal (señal analógica) podrá asumir cualquier valorentre dos establecidos con anterioridad, tal comose grafica en la figura 1.

En las señales digitales, al contrario de las ana-lógicas, la amplitud varía abruptamente de un va-lor límite a otro también límite, no existiendo es-tados o fases intermedias entre estos dos límites.

La figura 2 representa varias señales digitales

en forma detensión. No-te cómo latensión va-ría repenti-namente en-tre los dosestados: es-tado alto yestado bajo.El estado al-to puede sercaracteriza-do como lat e n s i ó n"más positi-va" de la se-ñal y el es-tado bajopor la ten-sión "más negativa" de esa señal. Puede ser a la in-versa, es decir: estado alto = tensión más negativa,y estado bajo = tensión más positiva; en este últi-mo caso decimos que la lógica usada es la negati-va (lógica negativa) y, evidentemente, en el primercaso decimos que la lógica es positiva, o sea, almayor valor, el estado alto, y al menor, el estadobajo (lo que está perfectamente de acuerdo connuestros principios).

También es usual representar cada uno de losdos estados de una señal digital por dos símbolosmatemáticos: el "0" (cero) y el "1" (uno o unidad),y ahí, nuevamente, podremos aplicar una de lasdos lógicas, o sea:

Lógica positiva:"1" - corresponde al mayor valor de tensión de

la señal digital"0" - corresponde al menor valor de tensión de

la señal digital

Lógica negativa:"1" - corresponde al menor valor de tensión de

la señal digital"0" - corresponde al mayor valor de tensión de

la señal digital

COMPUERTAS LÓGICAS

Y SUS APLICACIONES

Figura 1

Figura 2

TÉCNICAS DIGITALES

4 CLUB SABER ELECTRÓNICA

En la figura 3 se expone mejor lo que acaba-mos de afirmar sobre lógica positiva y negativa.

También se acostumbra identificar los dos es-tados lógicos por las iniciales de las palabras Ba-jo (B) y Alto (A), pero debido a la penetración deobras de procedencia inglesa o norteamericana ennuestro país, se usa la convención de las letras L yH, respectivas iniciales de "low" (léase: " lou", ba-jo) y de "high" (léase "jaig", alto).

Las señales digitales pueden obtenerse a partirde elementos eléctricos o electrónicos propiamen-te dichos. De hecho, una lámpara incandescente,por ejemplo, posee sólo dos estados bien definidosde funcionamiento: apagada o encendida. A cadauna de estas dos condiciones se puede asociar unestado lógico que tanto podrá ser el 0 (cero) o el 1(uno), o sea:

lámpara encendida - 0 (o 1)lámpara apagada - 1 (o 0)

Se consiguen resultados semejantes si sustitui-mos la lámpara incandescente por el contacto deun relé o incluso por un interruptor de tipo conec-ta-desconecta de tipo convencional. El pasaje o nopasaje de corriente por un cable, también caracte-riza los dos estados lógicos de la electrónica digi-tal. Ciertamente, el lector hallará una gran canti-dad de dispositivos de dos estados, capaces de ca-racterizar cualquier señal digital.

Es obvio que, en la actualidad, nadie usará unalámpara o un relé salvo rarísimas excepciones, pa-ra caracterizar cada uno de los dos estados bina-rios. Para eso se usan los circuitos a base de com-ponentes electrónicos capaces de cumplir funcio-nes lógicas, en que los símbolos 0 y 1 se traducenpor dos niveles, perfectamente definidos, de unatensión eléctrica (circuitos lógicos). Originalmen-te esos circuitos eran realizados con componentesdiscretos, hasta el advenimiento de los denomina-dos circuitos integrados a comienzo de los años'60, que como sabemos es un microcircuito cuyoselementos se encuentran asociados, de manera in-separable, sobre un pequeñísimo material semi-conductor, normalmente de silicio, de superficiedel orden de 10 mm2. Estos microcircuitos son fi-nalmente encapsulados en un material aislante cu-ya finalidad es propiciar la debida resistencia me-cánica. Además de este encapsulado, los CI po-seen varios "pines" ("patitas") metálicos que posi-bilitan la conexión entre algunos puntos del mi-

crocircuito con componentes, o incluso otros cir-cuitos (integrados o discretos), externos al CI pro-piamente dicho; además, estas "patitas" tambiéntienen por objetivo la soldadura o fijación del CI auna placa de montaje. Gracias a los circuitos inte-grados fue posible, no sólo obtener un único cir-cuito digital en una única pastilla, sino varios deestos circuitos lógicos, lo que disminuye conside-rablemente el costo de un proyecto y, en conse-cuencia, el costo del dispositivo en el que tomanparte. Tal implementación (integración) no se li-mita sólo a circuitos digitales; la misma tambiénse aplica a circuitos lineales.

En este último caso, el CI recibe la designaciónespecífica de circuito integrado lineal y, en el otro,recibe el nombre de circuito integrado no lineal ocircuito integrado lógico, o también circuito inte-grado digital.

La mayoría de los circuitos integrados, princi-palmente los digitales, tienen exteriormente el as-pecto indicado en la figura 4.

Circuitos Lógicos Básicos

Los circuitos lógi-cos básicos o elemen-tales constituyen elfundamento de lasaplicaciones de la

Figura 3

Figura 4

COMPUERTAS LÓGICAS Y SUS APLICACIONES


electrónica digital. El debido agrupamiento de es-tos circuitos básicos permite la realización de ope-raciones más complejas de la electrónica digital;es necesario, por lo tanto, una atención muy espe-cial al estudio que sigue a fin de poder, en un fu-turo no lejano, entender y, quizás, elaborar circui-tos lógicos altamente complejos.

Para que el lector tenga una idea de cuán im-portantes son estos circuitos lógicos, basta que ha-ga una analogía con las cuatro operaciones funda-mentales (+, -, x, y %) de las matemáticas: a par-tir de ellas se creó una enorme ciencia que pocagente conoce en su totalidad. ¡Lo mismo ocurrecon la electrónica digital!

Para describir con cierta claridad el comporta-miento de cada uno de los circuitos lógicos apela-mos a nuestro elemento conocido: el "relé", consus contactos, y nuestra no menos conocida lám-para incandescente.

Circuito Lógico "Y"Consideramos el circuito eléctrico de la figura

5 en el cual la bobina del relé RL1, cuando estádebidamente alimentada por la tensión de la fuen-te de alimentación B1 de Vcc volt, cierra su con-tacto A y la tensión Vcc será aplicada al interrup-tor B del segundo relé cuyo comportamiento es si-milar al anterior, si bien le toca a éste realizar elúltimo enlace para que se encienda la lámparaLPD1.

En la forma en que se encuentra el circuito, lalámpara no enciende, pues no recibe alimentaciónpor los contactos de los relés cuyos solenoides, co-mo podemos ver, están en potencial nulo, así comola extremidad libre de LPD1. Ahora, como los po-tenciales de entrada son nulos (Va=Vb=0 volt) yporque el de salida también lo está, podemos esta-blecer, de acuerdo con lo visto anteriormente, que:

Cuando a toma el valor L y b toma el valor L,

entonces, la lámpara s está apagada, porque tomael valor L

Lo cual se puede escribir:

a → 0= s → 0 - lámpara apagada

b → 0

Donde a y b representan las dos entradas delcircuito de la figura 5 y s, su salida.

Supongamos ahora que aplicamos la tensiónde la batería (Vcc) solamente a la entrada b.

En ese caso, el solenoide del relé RL2 será ac-tivado y su contacto B conmutará pero la lámparaLPD1 no encenderá, pues el contacto A de RL1 nopermitirá la aplicación de la tensión Vcc, tal comose muestra en la figura 6. Así, podemos elaborar elsiguiente razonamiento lógico, de acuerdo a lo ex-presado anteriormente:

a → L (0)= s → L (0) - lámpara apagada

b → H (1)

Lo expuesto resume las condiciones lógicas dela nueva "posición" del circuito.

Llevando solamente la entrada (a) al estado ló-gico alto (H) será el turno del relé RL para operar,el cual cerrará su contacto como ilustra la figura 7.Así como en el caso anterior, LPD1 no encenderá

Figura 5

Figura 6

Figura 7

TÉCNICAS DIGITALES


(estado lógico bajo - 0) porque el contacto B deRL2 impide que la lámpara se encienda. Así se-guimos teniendo el siguiente cuadro descriptivo:

a → H (1)= s → L (0) - lámpara apagada

b → L (0)

La lámpara LPD1 sólo se encenderá cuando loscontactos A y B de los relés estén cerrados, lo queocurre únicamente si se aplica, simultáneamente, latensión Vcc (estado alto - H) en ambas entradas, ay b, tal como se ve en la figura 8. Será:

a → H (1)

= s → H (1) - lámpara encendida

b → H (1)

En síntesis, la lámpara LPD1 del circuito "Y"de la figura 5 sólo tomará el nivel alto cuando seaplica a ambas entradas un nivel de tensión alto enrelación a tierra, o sea, cuando el contacto A y elcontacto B estuvieran operados. Esa característicafundamental hace que el circuito descripto sea de-signado circuito lógico "Y", u operador lógico"Y", o simplemente operador "Y". En inglés se lodesigna "logic AND gate", de donde proviene laexpresión compuerta lógica "Y" o compuerta ló-gica AND, como también se le conoce. Un cir-cuito lógico Y puede ser realizado de varias for-mas diferentes, teniendo particular importanciala implementación con componentes electrónicosde concepción reciente (semiconductores). Es asíque para definir un circuito lógico Y no hace fal-ta considerar el circuito propiamente dicho; bas-ta representar el circuito por un símbolo apropia-do que no acarree ambigüedades. Está claro queesta especie de "caja negra" debe presentar, parael circuito analizado, dos entradas, a y b, y unasalida única, s. Los símbolos más usuales de estascompuertas son los que aparecen en la figura 9,

para un operador AND de dos entradas y una úni-ca salida. Representando la condición de ausenciade tensión por "0" (cero) y la condición de exis-tencia de tensión (Vcc) por "1" (uno) y atendien-do a la característica fundamental del circuito ló-gico Y, podemos decir que el circuito queda com-pletamente definido por la siguiente Tabla de Ver-dad (se llama así a la tabla que define el funciona-miento de un componente):

ENTRADA SALIDA

a b s

0 0 0

0 1 0

1 0 0

1 1 1

En esta tabla, llamada tabla de verdades delcircuito lógico Y, están definidas todas las combi-naciones posibles para las dos entradas, propor-cionando 22 = 4 combinaciones posibles; para unoperador Y de 3 entradas tendríamos 23 = 8 com-binaciones posibles. En terminos de tensión, la ta-bla de arriba toma el siguiente aspecto en que: L -0 y H - 1:

ENTRADA SALIDA

a b s

L L L

L H L

H L L

H H H

Verificamos que la salida sólo asume el nivelalto cuando ambas entradas se encuentran en eseestado lógico, o sea, alto.

Circuito Lógico "O"Consideremos ahora el circuito de la figura 10,

en el cual los contactos A y B de los relés RL1 yRL2 están conectados en paralelo. Compare estecircuito con el circuito de la figura 5 y vea que, en

Figura 8

Figura 9



este último, los contactos se encontraban en serie.Dejando las entradas a y b según aparecen en

la figura 10, o sea, abiertas, la lámpara LPD 1 noenciende pues no recibe alimentación a través delos contactos de cada uno de los relés cuyos sole-noides están sin alimentación.

La relación matemática que explica lo expues-to es la siguiente:

a → L (0)→ s → L (0) - lámpara apagada

b → L (1)

Donde a y b indican las dos entradas del cir-cuito de la figura 10 y s su salida.

Ahora, supongamos que sólo se aplica la ten-sión de la batería en la entrada b. Como ambos ex-tremos del solenoide de RL2 están sometidos auna tensión elevada, implica la conmutación delcontacto B asociado a ese relé; con lo cual la lám-para LPD1 se encenderá (estado lógico alto en lasalida del circuito). Matemáticamente:

a → L (0)→ s → H (1) - lámpara encendida

b → H (1)

La lámpara LPD1 también se encenderá cuan-do el solenoide del relé RL1 esté debidamente ali-mentado con la tensión, Vcc, de la batería, tal co-mo se muestra en la figura 11.

Será entonces:

a → H (1)→ s → H (1) - lámpara encendida

b → L (0)

Cuando ambas entradas del circuito lógico "O"son llevadas, simultáneamente, al nivel alto, o seaa Vcc volt, es obvio que la salida del circuito asu-mirá el estado lógico alto (H) y, evidentemente, lalámpara se encenderá como en los dos últimos ca-sos (figura 12).

Según lo visto en este circuito lógico, la tablade verdad será la siguiente:

ENTRADA SALIDAa b s0 0 00 1 11 0 11 1 1

En términos de tensión, la tabla se traduce co-mo:

ENTRADA SALIDAa b sL L LL H HH L HH H H

Donde: L = O y H = 1Del análisis de las tablas de verdad de los ope-

radores lógicos vistos podemos llegar a la siguien-te conclusión:

- el operador Y puede ser asociado a la opera-ción "multiplicación", y el operador lógico O a"suma".

- el comportamiento de estos dos circuitos ló-

Figura 10

Figura 11

Figura 12

TÉCNICAS DIGITALES


gicos es "dual": el circuito Y sólo proporciona 1(o H) en su salida únicamente cuando se aplica aambas entradas el estado lógico 1 (H); la salidadel operador lógico O (o L) sólo asume el estadológico O (o L) cuando, simultáneamente, todassus entradas son llevadas al estado lógico O (L).

La figura 13 presenta los símbolos comúnmen-te usados para la representación gráfica del opera-dor O.

En la figura 14 serepresenta una com-puerta "O" de tres en-tradas cuya tabla deverdad es la siguiente:

ENTRADA SALIDAa b c sL L L LH L L HL H L HH H L HL L H HH L H HL H H HH H H H

Tal como sucede en el circuito lógico Y, el cir-cuito lógico O también puede ser implementadode muchas maneras diferentes de la consideradaen la figura 10, también teniendo aquí particular

importancia la implementación con diodos y tran-sistores, usada en los circuitos integrados.

El circuito lógico O también suele ser designa-do "circuito lógico O inclusive", o simplemente"O inclusive". Esto porque como veremos másadelante, existe otro tipo de O, el "exclusivo".También es de uso corriente el término inglés"OR" para designar el circuito O.

Circuito lógico "NO"En el circuito de la figura 15, el interruptor A

es comandado por el solenoide del relé RL1 elcual posee una terminal, que representa la únicaentrada de este circuito (entrada a), la cual se en-cuentra abierta (sin conexión) o con potencial nu-lo. Está claro que en estas condiciones la lámparaLPD1 encenderá (nivel de salida alto) ya que seestá usando el contacto de reposo.

En caso de que el interruptor A conmute de laposición indicada en la figura 15 para la posicióninferior, la lámpara indicadora LPD1 se apagará,lo que ocurre cuando a la terminal a del solenoi-de del relé se aplica la tensión de la batería ("1" ló-gico), o sea, el estado lógico alto (1 o H), lo que sepuede apreciar en la figura 16.

En síntesis, estando la entrada en nivel bajo (0volt - estado "0" o L) la salida asume el estado al-to (Vcc volt - estado "1" o H). Cuando se aplica elnivel alto (Vcc volt - estado "1" o H), la salida to-ma el estado lógico "0" o L. El circuito invierte ocomplementa el estado lógico aplicado a su entra-da. La tabla de verdad de este operador lógico es:

ENTRADA SALIDAa s1 00 1

o también:

Figura 13

Figura 14

Figura 15

Figura 16



ENTRADA SALIDAa sL HH L

El circuito lógico "NO" o circuito de negación,o bien, inversor, también es conocido por "logicNOT gate" en lengua inglesa (abreviadamente"NOT").

Los símbolos que se acostumbra emplear pararepresentar el circuito lógico de negación puedenapreciarse en la figura 17.

En los casos en que una negación se encuentraen una entrada o está en una salida de un circuitológico, se utiliza el círculo pequeño para represen-tar tal negación, lo que se representa como lo mos-trado en la figura 18.

Circuito Lógico "NO Y"Hasta el momento, hemos analizado los opera-

dores lógicos básicos, luego, a partir de ellos, pormedio de combinaciones o agrupaciones apropia-das, se pueden obtener todos los demás circuitoslógicos por complejos que puedan ser.

Las combinaciones más simples de estos trescircuitos básicos conducen a tres circuitos más deamplia aplicación práctica, por este motivo se losestudia independientemente, como simples "com-puertas" lógicas.

En este párrafo analizaremos uno de ellos, elcircuito "NO Y" que no es más que la asociación

de un circuito "Y" con un circuito "NO", es decir,el circuito "NO Y" es más el complemento o ne-gación del circuito Y. La figura 19 muestra un cir-cuito "NO Y" de dos entradas y una sola salida, ala cual está aplicada una lámpara.

Los dos primeros relés se encuentran desacti-vados (nivel de entradas bajo), por lo cual sus res-pectivos contactos no proporcionan el camino decorriente para que el tercer relé (RL 3) opere; elcual, en estas condiciones, proporciona la alimen-tación a la carga (LPD 1), lo que se interpreta co-mo un estado "alto" en la salida del circuito. Por lotanto, podemos establecer lo siguiente:

a → L (O)→s → H (1) - lámpara encendida

b → L (O)

Cuando se activa un relé cualquiera, comoconsecuencia de aplicar un "1" lógico en la entra-da correspondiente, aun así el tercer relé permane-cerá inactivo y la lámpara encendida. Matemática-mente:

a (o b) → L (O)→ s Æ H (1) - lámpara encendida

b (o a) → H (1)

Cuando se aplica un "1" lógico en ambas entra-das a y b del circuito en forma simultánea, tal co-mo se representa en la figura 19, los relés RL1 yRL2 son debidamente alimentados y, a través de laconmutación de los respectivos contactos A y B,proporcionan una alimentación al relé RL3, con locual conmuta y la salida pasa a "0", es decir, lalámpara se apagará como consecuencia de no ha-ber tensión entre sus bornes.

Lo dicho se puede representar de la siguientemanera:

Figura 17

Figura 18

Figura 19

TÉCNICAS DIGITALES


a → H (1)→ s Æ L (O) - lámpara apagada

b → H (1)

La tabla de verdad correspondiente es:



ENTRADA SALIDAa b sL L HL H HH L HH H Ldonde:L = O y H = 1

Comparando los resultados arrojados en lasTablas de verdad de los circuitos lógicos "Y" y"NO Y", concluimos que los estados lógicos deésta son complementarios. Esto equivale a dispo-ner de un operador NO en serie con la salida de uncircuito lógico Y, como muestra la figura 20, don-de las entradas son designadas a y b y su salida s.

Resumiendo, la característica fundamental delcircuito Y consiste en presentar una salida igual a1 cuando, "y sólo cuando", todas las son "1". Algosemejante ocurre aquí: la salida del circuito "NOY" será igual a 0 cuando, "y sólo cuando", ambasentradas sean iguales a "1".

El símbolodel circuito "NOY" se representaen la figura 21.La figura 22 presenta algunas gráficas bastante di-fundidas, principalmente en Europa, para el cir-cuito lógico "NO Y".

Un ejemplo típico para la representación de lacompuerta NO Y es el circuito de la figura 23 quetambién usa relés, el cual se asemeja al circuito dela figura 10, sólo que en este caso la alimentaciónpara la salida fue tomada en los contactos de repo-so de ambos relés. Tenga en cuenta que estos sonejemplos prácticos a los fines de facilitar el estu-dio, dado que en la práctica se emplean semicon-ductores para obtener compuertas pequeñas, com-pactas y de bajo costo. Por comodidad, el operadorNO Y, también se conoce por las letras iniciales osea: circuito lógico NY, también se lo conoce porel nombre "NAND" originado en la expresión "ló-gica NAND gate", o sea puerta lógica NO Y.

El término "puerta" o "compuerta", para desig-nar un operador lógico, es de uso corriente y am-pliamente divulgado en nuestro país. Resulta de latraducción de la palabra "gate".

Circuito Lógico "NO O"El circuito "NO O" es otro operador que abre-

viadamente suele expresarse "NOR", por las pala-bras inglesas equivalentes "not or".

Un circuito "NO O" es el resultado de la com-binación de un circuito O con un circuito inversor,en que la entrada de éste está conectada a la sali-da del primero, como se ha representado en la fi-gura 24 en donde vemos una compuerta NOR dedos entradas, designadas por a y b y una salida in-dicada por s.

Figura 20

Figura 21

Figura 22

Figura 23



La figura 25 muestra un circuito correspondien-te a un operador NOR de dos entradas. En las con-diciones en que se presentan los contactos A y B delos relés de la figura 25, la lámpara LPD1 encien-de. Notar que ambos relés RL1 y RL2 se encuen-tran desactivados o, lo que es lo mismo, ambas en-tradas están en nivel bajo. Matemáticamente:

a y b → L(O) → s → H(1) -" lámpara encendida"

Al aplicar un "1" lógico a la entrada a, o a laentrada b, o bien, a ambas entradas simultánea-mente, se accionará el relé RL 1 o el RL2, o bien,ambos relés. La operación de uno o ambos relés,interrumpirá la alimentación de la carga (LPD1) yla lámpara por lo tanto, se apagará, caracterizandoel estado bajo de acuerdo con nuestra convención.

La tabla de verdad correspondiente es la si-guiente:


En términos de tensión, la tabla se tra-duce como:

ENTRADA SALIDAa b sL L HL H LH L LH H Ldonde:L = O y H = 1

Un circuito NOR tiene como propiedad carac-terística el hecho de presentar la salida s = 1 cuan-do, "y sólo cuando", todas sus entradas se encuen-tran en "0". En los circuitos con más de dos entra-das, la propiedad característica, que define el cir-cuito, también se mantiene. Los símbolos másusuales para representar un circuito NOR de dosentradas están representados en la figura 26.

Circuito Lógico "O EXCLUSIVO"

Ya hemos dicho que conviene diferenciar eloperador O (inclusive) visto en la edición anteriordel "O EXCLUSIVO". Para esto, consideremos lasiguiente afirmación: "Mañana iré de compras o alcine"; con tal afirmación nada me impide ir única-mente de compras o ir sólo al cine, ¡o bien, ir a losdos! De hecho: ¡yo no dije que solamente iría auno de estos locales de recreación! Tenemos aquíel denominado "O INCLUSIVO" (ya estudiado) elcual, como vimos, también incluye las dos hipóte-sis de la afirmación nombrada: ir de compras ytambién ir al cine. Modifiquemos ligeramente lafrase: "Mañana iré solamente de compras o sola-mente iré al cine". Note que se elimina la hipóte-sis de que ocurran los dos hechos. Para el estudiode nuestro operador, consideremos el circuito dela figura 27, el que se compone de tres "subcircui-tos" ya estudiados, a saber:

Figura 24

Figura 25

Figura 26

Figura 27

TÉCNICAS DIGITALES


- un circuito "0" (para los relés RL1 y RL2)- un circuito "NAND" (para los relés RL3 y

RL4) y- un circuito "Y" (para los relés RL5 y RL6)

Para facilitar el análisis del circuito considera-mos cada una de las cuatro combinaciones posi-bles con sus dos entradas a y b.

1) a →→ O (L) y b →→ O (L)Como las entradas “a” y “b” están en nivel ba-

jo (0 volt o tierra) los relés RL1 a RL4 mantienensus respectivos contactos A, B, C y D en la posi-ción indicada en la figura 27. Como consecuen-cia, RL5 opera gracias a la presencia del nivel al-to aplicado a él vía los contactos C y D; la ope-ración de RL5 cierra el contacto E, pero la ten-sión de la batería es incapaz de alcanzar la lám-para porque RL6 se encuentra desactivado y sucontacto F abierto. Por lo tanto, la lámparaLPD1 permanece apagada.

Tenemos entonces: a y b en O (L) → s en O (L)- lámpara apagada.

2) a →→ O (L) y b →→ 1 (H)Con la entrada b en nivel alto, tanto RL2 como

RL4 operan, pero la conmutación de este últimono impide la desactivación de RL5 debido a lapresencia del contacto C de RL3 que está inactivo.La conmutación de RL2 envía una tensión al bo-binado de RL6 el cual cierra su contacto F que,con el contacto E, alimentará LPD1, encendiéndo-la. La figura 28 muestra el nuevo estado de loscontactos A a F. De todo esto, matemáticamente sededuce:

a en 0 (L)→ s en 1 (H) - lámpara encendida

b en 1 (H)

3) a →→ 1 (H) y b →→ O (L)Cuando la entrada “a” está en nivel alto, el re-

lé RL1 debe operar y, a través de su contacto A,proporciona la debida alimentación al solenoidede RL6 el cual cierra su contacto F, encendiendola lámpara ya que la conmutación de RL3, por elnivel alto presente en la entrada “a”, no afecta ennada el comportamiento de RL5, el cual se man-tiene activado gracias a la presencia del contactoD de RL4 (la entrada “b” permanece en estado ba-jo para el análisis que acabamos de realizar). Elcircuito equivalente para esta otra condición semuestra en la figura 29. Podemos escribir:

a en 1 (H)→ s en 1 (H) - lámpara encendida

b en 0 (L)

4) a →→ 1 Z (H) y b →→ 1 (H)El nivel alto en ambas entradas hace operar a

ambos relés RL1 y RL4. La conmutación de RL1y RL2 hacen que RL6 también opere, cerrandoparcialmente, el vínculo de alimentación para lalámpara.

En este caso, tanto RL3 como RL4 están ener-gizados y el solenoide de RL5 no recibe alimenta-ción por lo que su contacto E permanece en la

condición de reposo (abierto), con locual la salida toma el estado "0", es decir,la lámpara permanece apagada. La figu-ra 30 muestra la posición de los contac-tos A a F bajo estas condiciones. Matemáticamente:

Si a en 1 (H) y b en 1 (H)entonces s en o (L)→ lámpara apagada

La tabla verdad del circuito lógico "O EX-CLUSIVO" se reduce a:

Figura 28

Figura 29




En términos de tensión, la tabla se traduce como:

ENTRADA SALIDAa b sL L LL H HH L HH H L

donde:L = O y H = 1

A partir de las tablas que anteceden, extraemos lasiguiente propiedad característica del operador "OEXCLUSIVO": su salida se presenta en O cuando,"y sólo cuando", las entradas sean iguales entre sí(o ambas iguales a 0 o ambas iguales a 1). Estapropiedad permite usar combinaciones de estoscircuitos para efectuar sumas de números, como esel caso de las calculadoras. En resumen, el circuito "O EXCLUSIVO" está

formado por una compuerta Y, una O y unaNAND (NO + Y) conectadas entre sí como semuestra en el circuito de la figura 27. El circuitológico presentado por la figura 31 muestra la debi-da interconexión de estos tres operadores básicos

para for-mar el cir-cuito anali-zado. Els í m b o l odel circuito O EX-CLUSIVO más utili-zado está representadoen la figura 32. La fi-gura 33 muestra dossímbolos más, bastan-te difundidos. Es cos-

tumbre, para simplificar,designar el circuito que estamos analizando como"O EX", en idioma inglés se lo llama "EXCLUSI-VE OR" o abreviadamente "EX OR", expresiónésta de uso bastante difundido en nuestro idioma.

Así como a las salidas de los operadores O e Yfueron asociados circuitos de negación para for-mar sus respectivos complementarios NOR y NY(o NAND), también en este caso podremos aso-ciar un circuito de negación a la salida del circui-to "O EX", dando origen al denominado circuitológico "NO O EXCLUSIVO" (figura 34) o abre-viado "NOR EX".

Los resultados correspondientes al análisis dela compuerta "NOR EX" están resumidos en lastablas siguientes:



ENTRADA SALIDAa b sL L HL H LH L LH H H

Figura 31

Figura 30 Figura 32

Figura 33

Figura 34

TÉCNICAS DIGITALES


donde:L = O y H = 1

El circuito "NOR EX" también es conocido co-mo "EX NOR", término originado en la expresión"EXCLUSIVO NOT OR", de procedencia ingle-sa, y se acostumbra representarlo gráficamentepor el símbolo mostrado en la figura 35. Existenotros símbolos de este operador lógico, como po-demos ver por la figura 36.

Podríamos continuar con la equivalencia decircuitos lógicos digitales básicos, pero lo dado re-sulta suficiente para que pueda aplicar sus propiosrazonamientos.

Correspondencia entre Operadores Lógicos

Explicaremos algunas leyes que rigen la lógicadigital, proporcionando al lector una estructura deconocimientos pequeña, pero sólida, para que sevea capacitado para proseguir edificando, de aquíen adelante, su cultura sobre la electrónica digital.

Vemos que, prácticamente, cualquier circuitológico básico puede obtenerse de otro (u otros)circuito lógico también básico.

Tener conocimiento de esa técnica es bastanteútil, principalmente cuando realizamos desarro-llos prácticos y en un determinado momento nodisponemos, por ejemplo, de un operador NANDque se hace necesario para proseguir las experien-cias y/o montaje del circuito experimental. Ad-quirir el componente en el mercado no siempre esla solución más adecuada y en algunos casos pue-de ser imposible, por lo menos en el día. Ahorabien, si tenemos en casa algunos circuitos de ne-gación y circuitos "O" o incluso NOR habremos

resuelto el problema, por lo menos en forma tem-poral.

OBTENCIÓN DE UN CIRCUITO LÓGICO

DE NEGACIÓN (CIRCUITO "NO")

El circuito lógico "NO" (o "NOT") se puedeobtener a partir de cualquier operador lógico deltipo NAND, NOR o incluso EX NOR, ya que a lasalida de estos tres operadores lógicos se asociaun inversor, el cual se aprovechará para nuevasoportunidades.

La figura 37 muestra la forma de proceder, queconsiste en interconectar todas las entradas de ca-da uno de los operadores entre sí, a fin de obtener-se el circuito de negación. Veamos si los tres cir-cuitos presentados realizan la función lógica decomplementación, y esto se consigue verificandosi la tabla de verdad de cada uno de estos circuitoses igual a la del circuito lógico "NO".

- Para el NAND (figura 37-A)Las entradas a y b del operador siempre asu-

men el mismo estado (0 ó 1) porque las mismasestán interconectadas entre sí para propiciar laúnica entrada "e" del operador NO. De acuerdocon la tabla verdad del NAND, extraemos las dosúnicas posibilidades que pueden ocurrir:

ENTRADA SALIDAa b s0 0 11 1 0

o también:

ENTRADA SALIDAe sL HH L

Figura 35

Figura 36

Figura 37



donde siempre, a = b.Este mismo razonamiento aplicaremos para las

otras dos variantes de la figura 37.

- Para el NOR (figura 37-B)Por las mismas razones expuestas arriba, ex-

traemos las dos posibilidades ocurridas de entrada(a = b) de la tabla verdad de la puerta lógica NOR,luego:


o también:


Quedando comprobado que el circuito de la fi-gura 37-B realiza la función de negación.

- Para el NOR EX (figura 37-C)De forma análoga tendremos las tablas verdad

de abajo, extraídas del circuito NOR EX:


o también:


También se demuestra que un operador NOREX, cuyas entradas estén interconectadas entre sí,como ilustra la figura 37-C, se transforma en uncircuito de negación o complementación.

Las consideraciones que anteceden tambiénson válidas en los casos donde el número de entra-das sea superior a dos.

OBTENCIÓN DE UN CIRCUITO Y (O AND)Este circuito lógico se puede obtener a partir

de circuitos del tipo O (OR) asociados a operado-res de negación (circuitos NO o NOT). La figura

12 muestra cómo conseguir operadores del tipo Y(AND) de dos entradas, usando para ello circuitoslógicos Y, O y NOR también de dos entradas.

Para verificar si, realmente, los tres circuitospresentados en la figura 38 realizan la misma fun-ción lógica de un circuito Y, tenemos que verificarsi la tabla de verdad de cada uno coincide con ladel circuito Y. Luego, tenemos:

- Para el NAND (figura 38-A)Analizando el circuito verificamos que el pun-

to s1 corresponde a la salida del operador NANDya estudiado. Por otro lado, la salida s (figura 38-A) corresponde a la complementación de la fun-ción de entrada, o sea, de s1. Siendo así, tenemos:

ENTRADA SALIDAa b s1 s0 0 1 00 1 1 01 0 1 01 1 0 1


ENTRADA SALIDAa b s1 sL L H LL H H LH L H LH H L H

- Para el O (OR) (figura 38-B)Las entradas del circuito O (OR) son previa-

mente complementadas por circuitos de negación;de la misma forma, la salida del operador básico O

Figura 38

TÉCNICAS DIGITALES


también es complementada. Las señales aplicadasa la puerta O no son más definidas por a y b (figu-ra 38-B) y sí por los respectivos complementosque designaremos por sa y sb. La salida del circui-to O, designada por s1, tampoco corresponde a lasalida del circuito nuestro, el cual es el comple-mento de esa salida s1. La tabla funcional es:

ENTRADA SALIDAa b sa sb s1 s0 0 1 1 1 00 1 1 0 1 01 0 0 1 1 01 1 0 0 0 1

La salida s1 se relaciona con las entradas sa y sb(que corresponden a las entradas a y b negadas), através de un operador O (OR) cuya característicafundamental es la de proveer un "0" en la salidacuando, y sólo cuando, ambas entradas fueran igua-les a 0, o sea, s1 es igual a 0 cuando sa = sb = 0. Fi-nalmente, la salida s está relacionada a s1 a travésde un circuito de complementación cuya caracterís-tica básica es invertir el estado lógico aplicado a suentrada. Extrayendo de la tabla anterior las dos pri-meras columnas y la última, o sea, las que se rela-cionan a las señales que son de nuestro interés in-mediato, tenemos la siguiente tabla, ¡que no es másque la tabla verdad del circuito Y!:


Siendo así, llegamos a la conclusión de que elcircuito de la figura 38-B se trata de un circuitodel tipo Y ó AND.

- Para el NOR (figura 38-C)Podemos elaborar la tabla correspondiente a

este circuito que difiere de la anterior por la ausen-cia de una columna, correspondiente a la salida s1,que en este caso, se encuentra incorporada al ope-rador NOR.

ENTRADA SALIDAa b sa sb s0 0 1 1 00 1 1 0 01 0 0 1 01 1 0 0 1

Esta tabla corresponde a un circuito lógico Y,mostrando la correspondencia entre el circuito dela figura 38-C y el circuito Y o AND.

************

COMPUTACIONPARA PRINCIPIANTES

Es el suplemento apropiado pa-ra aquellos que ya han realizadoo han asimilado los conocimien-tos del curso “La Electrónica delas Computadoras” de Editorial

Quark. Es una enciclopedia que combina distintas técnicasaudiovisuales y que presenta los siguientes temas:

COMPUTACION PARAPRINCIPIANTESIntroducciónClasificación, partes y cuidados

COMPONENTES EXTERNOSFunción y descripción de monitor, teclado, ratón, bocinas,módem, micrófono, gabinete.

SOFTWARESistema operativo. Programas de categoríasProgramas de aplicaciónProcesador de palabrasHoja de cálculoTutoriales y presentacionesJuegosAdministrativosOtros de todo tipoLaboratoriosDiseño, etc.

Precio Argentina $ 35.- Precio México $90 M.N.

Con la compra

de este libro,

reclame sin

cargo: el CD

“Enciclopedia

Visual de las

Computadoras”


Introducción

Casi todos los circuitos integrados digitales sedividen en familias lógicas, cada una constituidapor un tipo particular de circuito lógico que se uti-liza en los chips de esa familia para todas las com-puertas, inversores, Flip-Flops y elementos máscomplejos. Los elementos de una familia lógicason compatibles entre sí. Es decir que sus niveleslógicos son los mismos y trabajan con la mismatensión, pudiendo la salida de un elemento lógicoalimentar la entrada de otro.

Las características generales de los circuitosintegrados digitales (tiempo de propagación, in-munidad al ruido, potencia disipada, etc.) son pre-ponderantes en el momento de seleccionar un de-terminado circuito integrado. Algunas veces hayotros factores importantes a tener en cuenta, comola complejidad y el tipo de cápsula a emplear, elcosto del componente, la posible compatibilidadcon otras familias, el margen de temperatura detrabajo, etc.

En la comparación entre las distintas familiaslógicas, existen familias que son aconsejables enalgunas aplicaciones y no aconsejables en otras. Aveces, la propia naturaleza de los circuitos electró-nicos exige que no exista una característica parano perjudicar otra. Por ejemplo, el incremento dela velocidad aumenta normalmente el consumo depotencia. Cada familia tiene sus característicaspredominantes y tiende a utilizarse en aquellasaplicaciones en que esas características son lasmás importantes.

Hay ramificaciones dentro de una misma fami-lia cuando es necesario destacar alguna caracterís-tica. Así, por ejemplo, dentro de la familia TTL depropósitos general se han creado subfamilias talescomo TTL de alta velocidad (H) y TTL de bajoconsumo (LS).

Para entender mejor de qué estamos hablando,definiremos algunos conceptos que serán utiliza-dos más adelante. Por ejemplo, el nivel de integra-ción está dado por la cantidad de compuertas lógi-cas que pueden integrarse en una misma pastilla,en un mismo chip. De esta manera, podemos decirlo siguiente:

SSI (Small Scale Integration)Significa una integración en pequeña escala,

hasta 10 compuertas por chip (menor de 100 tran-sistores). Ejemplos: compuertas lógicas (NAND,NOR, etc.), inversores, Flip-Flops.

MSI (Medium Scale Integration)Corresponde a una integración en mediana es-

cala, entre 10 y 100 compuertas por chip (100 a1.000 transistores). Ejemplos: decodificadores,demultiplexores, comparadores, multiplexores,contadores, registros de desplazamiento, codifica-dores.

LSI (Large Scale Integration)Corresponde a una integración en alta escala,

entre 100 y 1.000 compuertas por chip (1000 a10000 transistores).

VLSI (Very Large Scale Integration)Corresponde a más de 1.000 compuertas por

chip (más de 10000 transistores).

Con respecto a las características generales deestos componentes, los fabricantes de circuitos in-tegrados digitales utilizan, para definir sus pro-ductos, algunas características comunes, indicán-dolas en sus catálogos, publicaciones y folletos.Las más significativas son:

Fan-out (Cargabilidad de salida Fo)Indica el máximo número de compuertas que

se pueden conectar a la salida de una compuerta.Es la carga que puede conectarse a la salida delelemento que se especifica.

Fan-in (Cargabilidad de entrada Fi)Es la máxima cantidad de compuertas que se

pueden conectar a la entrada del componente.Niveles lógicosSe denomina así a los valores de tensión, tanto

en estado alto como en estado bajo, que se aplicana estos integrados y son reconocidos como "1" o"0" lógicos. Estos niveles son:

VoH: Mínima tensión de salida en el nivel ló-gico alto.

VoL: Máxima tensión de salida en el nivel ló-gico bajo.

ViH: Mínima tensión que, aplicada a la entra-

CLASIFICACIÓN DE LOS

CIRCUITOS INTEGRADOS DIGITALES

TÉCNICAS DIGITALES


da, es reconocida como el estado lógico "1".ViL: Máxima tensión que, aplicada a la entra-

da, es reconocida como el estado lógico "0".

Por ejemplo, en TTL (lógica transistor-transis-tor):

ViH = 2VViL = 0,8VVoH = 2,4VVoL = 0,4V

Margen de ruidoEs la variación de tensión admisible a la entra-

da de una compuerta, sin que la salida de la mis-ma cambie de estado (figura 1).

Existen dos márgenes de ruido:

- Margen de ruido en el estado lógico "0" deentrada:

NIL = ViL - VoL- Margen de ruido en el estado lógico "1" de

entradaNIH = VoH - ViH

En el ejemplo de la figura 2 se han supuestodos integrados de la misma familia interconecta-dos; luego, si se coloca un "1" lógico a la entrada:

Ve1 >- ViH Entonces Vs1 <- VoL

Para que el inversor 2 reconozca un "0" ala entrada se debe cumplir:

Ve2 <- ViL

Por lo tanto, debe ser: VoL <- ViL paraque el inversor 2 reconozca un "0" a su entra-da. La diferencia ViL - VoL es el "margen deruido NIL". En síntesis:

Si ViL > VoL hay margen de ruidoSi ViL = VoL no hay margen de ruido

Por lo dicho, el margen de ruido o inmu-nidad al ruido "mide" la cantidad de ruidoque se puede superponer a una señal aplicadaa un elemento lógico, sin que éste cambie deestado erróneamente. La inmunidad al ruidose especifica en mV o en V (volt).

Los ruidos se añaden a las tensiones deentrada que, como vimos, no son fijas.

Es necesario que los márgenes de los estadoslógicos sean amplios para aumentar la inmunidadal ruido.

Tiempo de propagaciónEl tiempo de propagación de un circuito es una

medida de la rapidez con que, al cambiar el nivellógico de la entrada de un elemento lógico, apare-ce el correspondiente cambio a la salida. La velo-cidad es un parámetro dependiente del tiempo depropagación y mide la frecuencia con la que unelemento puede cambiar de estado sin cometererrores. El tiempo de propagación se mide en na-nosegundos (ns).

En la figura 3 se han diagramado los tiempos

Figura 1

Figura 2

Figura 3

CLASIFICACIÓN DE LOS CIRCUITOS INTEGRADOS DIGITALES


que corresponden a un diagrama temporal de uninversor, en él se destacan los siguientes paráme-tros:

tr: tiempo de crecimiento (rise-time) o tiempode subida. Es el tiempo para pasar del 10% al 90%del valor final del pulso.

tf: tiempo de bajada (fall-time). Es el tiempo pa-ra pasar del 90% al 10% del valor final del pulso.

tw: ancho del pulso o tiempo de duración.tpHL: tiempo de propagación para el cambio

alto-bajo. Se mide entre el instante en que el pulsode entrada pasa por el 50% de su valor y el instan-te en que el de salida pasa por el 50% de su valor.

tpLH: tiempo de propagación para el cambiobajo-alto.

Potencia de disipación (Pd)Es la potencia consumida por cada compuerta.

Se mide en mW. La suma de las potencias de loselementos de un circuito completo determina elconsumo total que fija la refrigeración (disipado-res) que se necesita.

Veremos que el tiempo de propagación tp jue-ga un papel importante en la elección de la fami-lia lógica, pero veremos también que, en algunoscasos, dicho tiempo puede reducirse a costa de au-mentar el consumo.

Se suele definir un Factor de Calidad que tieneen cuenta el consumo y el tiempo de propagación.

Fc = Pd x tp

Cuanto menor sea Fc, mejor será el circuito.La potencia que disipa cada elemento limita la

cantidad de las mismas que pueden incluirse en unchip.

Construcción de Circuitos Digitales

Antes de pasar a explicar las diferentes fami-lias lógicas, digamos que estos elementos se pue-den construir a partir de diodos o de transistores;es por ello que haremos una explicación muy so-mera sobre estas tecnologías de fabricación.

Al realizar los circuitos digitales con dispositi-vos físicos, éstos necesitan tener dos estados biendiferenciados. El diodo semiconductor presentados estados bien diferenciados: de conducción yde no conducción, según esté polarizado en direc-ta o en inversa, por lo cual lo podemos utilizar en

la realización de cir-cuitos lógicos, tal co-mo se muestra en lacompuerta AND cons-truida con estos com-ponentes. La tabla deverdad del circuito ló-gico de la figura 4 es:

B A Z0 0 00 1 01 0 01 1 1

Donde el "0" lógico corresponde a una tensiónde 0V y el "1" a la tensión de alimentación Vcc.

Si cualquiera de las entradas está en estado ba-jo (potencial de tierra o 0V), el diodo conectado aesa entrada queda polarizado en directa, por lo queconducirá, y la tensión de salida será aproximada-mente 0 volt, lo que corresponde a un "0" lógico.

Si las dos entradas están en estado alto (poten-cial de + Vcc), la caída de potencial en cada diodoserá 0 volt y, por lo tanto, el diodo no conduce,con lo cual la tensión de salida en Z será + Vccque corresponde a un "1" lógico.

De la mismamanera, en la figu-ra 5 se reproduce elcircuito de unacompuerta OR condos diodos y un re-sistor; es decir, uti-lizando la lógicaDL. En este caso,si las entradas están simultáneamente con poten-cial de tierra o 0V, ambos elementos están blo-queados y la salida Z toma el potencial de tierra.

Si A y/o B valen "1", se aplica +Vcc; el/los dio-dos conducen y en Z tengo aproximadamente+Vcc (descontando 0,7V, si el diodo es de silicio),que corresponde a un "1" lógico.

Por lo dicho la tabla de verdad correspondien-te es:

B A Z0 0 00 1 11 0 11 1 1

Figura 4

Figura 5

TÉCNICAS DIGITALES


Se observa que este circuito realmente se com-porta como una compuerta OR, analizada en el ca-pítulo anterior.

Otros operadores lógicos integrados empleantransistores para su funcionamiento; para ello, es-te componente opera entre el corte y la saturación.Se dice, entonces, que no maneja señales analógi-cas sino digitales. En la figura 6 se detalla la por-ción de la curva en que opera, dentro de la familiade salida de un transistor bipolar.

En saturación, el transistor conduce una co-rriente apreciable, prácticamente sin caída de ten-sión colector-emisor (VCE = 0V).

Para dar un ejemplo, Se puede aprovechar lacaracterística inversora de un transistor en confi-guración emisor común para construir una com-puerta digital inversora; la figura 7 muestra el es-quema eléctrico correspondiente.

Si en la entrada A se pone un "0" (0 volt) eltransistor está cortado (punto 1 de la curva), y latensión es aproximadamente Vcc, que correspon-de a un "1" lógico. Si la entrada está alta se aplicaun "1", es decir: el transistor está saturado (punto2 de la curva) y la tensión de salida es VCESAT,que corresponde a un "0" lógico (aproximadamen-te 0 volt).

Familias Lógicas

Veamos entonces, cómo se pueden cos-truir las diferentes familias de circuitosintegrados, a las cuales podemos agru-par de la siguiente manera, atentos a loscomponentes que intervienen en los cir-cuitos eléctricos correspondientes:

- Familia RTL- Familia DTL- Familia TTL- Familia CMOS

Familia RTL (Resistor Transistor Logic)Fue la primera de las familias, quedando en de-

suso en la actualidad. El circuito básico de la fa-milia RTL es la compuerta NOR que emplea re-sistores y transistores en su circuito eléctrico.

El circuito eléctrico de esta compuerta (cons-truida con técnica RTL) está mostrado en la figu-ra 8.

El tiempo de propagación de la RTL es algosuperior a los 10ns, con un consumo de potenciadel orden de los 10mW por compuerta.

Si en cualquiera de las entradas se coloca un"1", el transistor correspondiente se satura y latensión de salida es aproximadamente 0 volt, quecorresponde a un "0" lógico. Si todas las entradasestán en "0", los transistores están cortados; por lotanto, la tensión de salida es aproximadamenteigual a Vcc, que corresponde a un "1" lógico.

Como ventajas podemos mencionar un bajoconsumo y costo reducido. Las principales des-ventajas son las siguientes:

* Baja capacidad de fan-out (del orden 4)* Bajo margen de ruido* Baja velocidad

Figura 7

Figura 8

Figura 6



Familia DTL (Diode Transistor Logic)Como los niveles lógicos y la alimentación de

las familas TTL y DTL son compatibles, ambasfamilias pueden emplearse en el mismo circuito.

El circuito básico de la familia DTL es la com-puerta NAND y en la figura 9 se representa el cir-cuito eléctrico de esta compuerta de tres entradas.

Básicamente, al circuito lo podemos conside-rar como una compuerta AND seguida de un in-versor. La compuerta AND está realizada con dio-dos y el inversor es un transistor, como vimos an-tes.

Cuando cualquiera de las entradas está baja, eldiodo correspondiente conduce a través de R1. Enel punto P se establece una tensión del orden de0,7V, la cual no es suficiente para superar los 1,4Vque se necesitan para que el D4 y D5 conduzcan y,por lo tanto, al estar cortados D4 y D5, el transis-tor estará cortado, con lo cual la tensión de salidaserá igual a Vcc (que corresponde a un "1" lógi-co).

Si todas las entradas están altas, los diodos D1,D2 y D3 están cortados. Conducen D4 y D5 a tra-vés de R1, llegando la corriente a la base del tran-sistor, que pasa a la saturación, causando un esta-do lógico "0" a la salida.

En el punto P:

Vp = 0,7 + 0,7 + 0,8 = 2,2V

La caída de potencial en cada diodo D1, D2,D3 será:

5V - 2,2 = 2,8V

Esta tensión se aplica en el sentido inverso, porlo cual no conducen.

El tiempo de propagación de esta familia es delorden de 25ns y la disipación por compuerta es delorden de 15mW.

Familia TTL (Transistor Transistor Logic)Es la familia más usada. Todos los fabricantes

de cierta importancia tienen una línea de produc-tos TTL y distintas empresas producen circuitosintegrados digitales.

El circuito de la figura 10 corresponde a unaNAND TTL Standard. La tensión de alimentaciónes única, de 5V, y es compatible con todos los cir-cuitos de otras subfamilias TTL, como así tambiéncon la DTL.

Tienen un tiempo de propagación típico de10ns, fan-out de 10, margen de ruido de 400mV,una potencia de disipación de 10mW por com-puerta y una frecuencia máxima de reloj de35MHz.

La compuerta básica TTL es la NAND, que in-troduce una serie de innovaciones respecto a laNAND DTL que vimos antes. Estas principalesdiferencias son:

- La compuerta AND de entrada está constitui-da por el resistor R1 y el transistor multiemisorQ4, que cumple la misma función que los diodosD1, D2 y D3 de la DTL.

El reemplazo de los diodos por el transistor tie-ne la ventaja de aumentar la velocidad de conmu-tación; es decir, disminuir el tiempo de propaga-ción.

- El diodo base colector de Q4 equivale al dio-do D4 de la DTL.

- El diodo base emisor de Q3 equivale al diodoD5 de la DTL.

El principio de funcionamiento es similar al dela familia DTL, con la ventaja de que el reempla-zo de los diodos por transistores permite disminuirel tiempo de propagación.

El circuito consta de tres etapas: una asociadaal transistor Q4, encargada de adaptar los niveles

Figura 9

Figura 10

TÉCNICAS DIGITALES


de entrada; otra de conmutación, con el transistorQ3, y una de salida formada por Q2 y Q1. El tran-sistor Q1 es el que da el estado lógico de salida.

En TTL, los niveles lógicos que se empleanhacen que el estado lógico "1" corresponda a unatensión entre 2 y 5 volt y el estado lógico "0" co-rresponda a una tensión entre 0 y 0,8 volt.

La tensión en la base de Q4 no puede superarlos 2,1V, ya que el circuito visto desde la base deQ4 consta, hasta llegar a tierra, de las uniones B-C de Q4, B-E de Q3 y B-E de Q1.

Si una de las entradas está en el nivel lógicobajo (por ejemplo, en la entrada A) entonces hayuna tensión inferior a 0,8 volt en la unión base-emisor de Q4, con lo cual el transistor conduce,dando lugar a una corriente que pasa por R1 y porla unión base-emisor de Q4.

Al estar Q4 saturado, la tensión colector-emi-sor es pequeña y, en estas condiciones, la tensiónbase-emisor de Q3 no es suficiente para que Q3conduzca. Para que Q3 conduzca se necesita comomínimo una tensión de 1 volt (0,5V de la VBE deQ3 y 0,5V de la VBE de Q1, y para saturar a Q3se necesita como mínimo 1,6V; es decir, 0,8V deVBE de Q3 más 0,8V de VBE de Q1).

Si Q3 está cortado, Q1 también estará cortado,y la tensión de salida corresponde a "1", que enTTL equivale a una tensión VoH >- 2,4 volt. Al es-tar Q3 y Q1 cortados, el transistor Q2 está satura-do, ya que recibe una corriente de base a través deR2, D1 y la carga conectada a la salida.

En resumen: cuando una entrada está baja, Q4conduce, Q3 y Q1 están cortados y Q2 está satura-do. En estas condiciones la tensión de salida será:

Vs = Vcc - (VR2 + VBE(Q2) + VD1)

VR2 es menor que 0,5V, lo que hace que Vs >2.6V, que corresponde a un "1" lógico.

Si todas las entradas están en un nivel lógicoalto, aplicando un análisis similar, se deduce queQ2 está cortado, Q1 saturado y la tensión de sali-da será un "0" lógico.

TTL con salida a colector abiertoEn la salida TOTEM-POLE, correspondiente

al circuito de la figura 10 y analizada anteriormen-te, la carga del transistor Q1 de salida no es un re-sistor, sino el transitor Q2, dando lugar a una bajaimpedancia de salida que permite mayor veloci-dad de conmutación. Otra variante de esta com-

puerta es la TTL con salida a colector abierto, cu-yo esquemático se muestra en la figura 11.

La diferencia en la compuerta NAND TTL,con salida TOTEM-POLE, es que la carga de Q1no es el transitor Q2, sino un resistor Rc que se co-loca exteriormente. De esta manera, al dejar el co-lector abierto, se tiene la posibilidad de utilizar ex-teriormente otra carga que sea aceptada por eltransistor. Un esquema a colector abierto permite,por ejemplo, conectar un circuito indicador de sa-lida con el objeto de que el usuario sepa en qué es-tado se encuentra el circuito.

Otra posibilidad de la tecnología TTL con co-lector abierto es realizar el montaje llamado "Ypor conexión" o "AND cableada", permitiendo laconexión directa de las salidas de dos o más com-puertas, tal como queda especificado en la figura12 y se representa con el símbolo de la figura 13.

El símbolo lógico recomen-dado por el IEEE para esta cone-xión se grafica en la figura 14.

El fabricante del circuito in-tegrado especifica en la hoja dedatos si la compuerta tiene sali-da TOTEM-POLE o colectorabierto.

En la tecnología TTL de co-lector abierto, para hacer la co-nexión directa de dos o máscompuertas se deben conectar los colectores delos dos transistores de salida con un único resistor

Figura 12

Figura 13

Figura 14

Figura 11



a la fuente de ali-mentación Vcc. Elesquema del cone-xionado AND ca-bleado se representaen la figura 15.Si cualquiera de losdos transitores de sa-lida va al estado desaturación, es decir,la tensión de salidaes la VCE SAT, lasalida Z será un "0"

lógico. Tenemos entonces que un "0" en Z1 o enZ2 pone un "0" en Z.

Para que la salida sea alta, es necesario que lostransitores Q1 de salida de ambas compuertas es-tén cortados.

En la realización de funciones lógicas concompuertas, la utilización de la conexión AND ca-bleada permite, en algunos casos, simplificar elcircuito lógico.

La tecnología TTL con salida TOTEM-POLEno permite realizar el montaje "Y por conexión" o"AND cableada", ya que si la salida de una com-puerta es "0" (es decir Q1 saturado y Q2 cortado)y de la otra compuerta es "1" (es decir Q1 cortadoy Q2 saturado), al unir directamente los colectoresde Q1, la salida de una de las compuertas quedaconectada a tierra a través del transistor saturadode la otra, creando un camino de baja resistenciaentre Q1 y Q2, lo cual supera la corriente máximaadmisible y el transitor se destruye.

TTL de tres estados (Thre State)Cuando se desea conectar varias compuertas a

una línea común (línea ómnibus), es necesario quesólo un circuito quede "conectado" mientras losrestantes se deben comportar como si no estuvie-ran.

Esta conexión no se puede realizar con circui-tos de la familia TTL con salida TOTEM-POLE,ya que siempre uno de los transitores de salida es-tá conduciendo. Este inconveniente se solucionaagregando una entrada de inhibición I, que haceque ambos transitores de salida pasen al estado decorte, con lo cual el circuito de salida se aisla de lacarga; es decir, el circuito presenta una alta impe-dancia.

En la figura 16 se representa una compuertaNAND de tres estados que son:

- Estado lógico "0"- Estado lógico "1"- Estado de alta impedancia.

Si I está alta, permite desconectar la salida dela carga; por lo demás, el circuito continúa operan-do en dos estados lógicos.

Si se aplica un "1" a la entrada de inhibicióndel circuito de la figura 16, conduce Q7 y se satu-ra Q6, quedando su colector y también uno de losemisores de Q1 sin tensión, con lo que se bloqueaQ2 y Q5 va al corte. Por otro lado, a través del dio-do, independientemente de los niveles que existanen A y B, Q3 y Q4 quedan bloqueados, con lo cualla impedancia de salida es elevada, consiguiéndo-se así un tercer estado diferente del alto y del ba-jo, que se denomina de alta impedancia y que per-mite que las salidas de estas compuertas puedanunirse entre sí. La tabla de verdad de esta com-puerta es la siguiente:

I B A Z0 0 0 10 0 1 10 1 0 10 1 1 01 0 0 ALTA IMPEDANCIA1 0 1 ALTA IMPEDANCIA1 1 0 ALTA IMPEDANCIA1 1 1 ALTA IMPEDANCIA

En la figura 17 se representa el símbolo lógicopropuesto por el IEEE para una compuerta NANDde tres estados.

Figura 15Figura 16

TÉCNICAS DIGITALES


Cuando hay varias com-puertas de este tipo con sussalidas conectadas, sóloexistirá una con su entradade inhibición baja, con loque dicha compuerta se

comporta nor-malmente. Paraque tenga unaidea más clara, enla figura 18 seven conectadastres compuertasNAND de tresestados, tal quesi, en la compuer-ta (1), la entradade inhibición estáen "0" y el restode las compuer-tas tiene I en "1",la compuerta (1)

estará habilitada y sus entradas controlarán el es-tado lógico de la salida común.

La entrada de inhibición es la que controla quécompuerta actúa sobre la salida común. Siemprese debe habilitar una sola compuerta por vez. Di-cho de otra manera: funciona como un multiple-xor, tal como veremos más adelante.

Compuerta AND TTLAdemás de la compuerta NAND básica, la fa-

milia TTL tiene otros elementos lógicos tales co-mo compuertas AND, OR, NOR y EXCLUSIVE-OR.

En la figura 19 se tiene una compuerta AND dedos entradas cuyo circuito es similar al de la com-puerta NAND, a excepción del transistor Q6, quese añade entre Q3 y la salida Q2/Q1 con el propó-sito de invertir la señal que sale del colector deQ3. El transistor Q5 que se agrega actúa como unabaja impedancia de base para Q6. Si cualquiera delas entradas está en estado bajo, el diodo base emi-sor de Q4 correspondiente se encuentra en con-ducción. Esto provoca el bloqueo del diodo base-colector de Q4 y con ello el bloqueo de Q3 y Q5.En estas condiciones, Q6 se encuentra conducien-do, lo que provoca la saturación de Q1 y el cortede Q2, con lo cual la salida es un "0" lógico. Estosignifica que un "0" a la entrada pone un "0" a lasalida.

Si las entradas están todas altas, el diodo base-colector de Q4 provoca la conducción de Q3 y Q5.Q6 se corta, ya que su base se encuentra práctica-mente a nivel masa a través de Q5 que está satura-do.

El bloqueo de Q6 significa el bloqueo de Q1 yla conducción de Q2. A la salida tenemos un esta-do lógico "1". Por todo lo dicho, el inversor Q6 haconvertido una compuerta NAND en una com-puerta AND.

La familia TTL analizada corresponde a la se-rie de circuitos integrados digitales que se identi-fican comercialmente con el prefijo 54 ó 74. Apartir de esta familia TTL estándar se han introdu-cido algunas modificaciones que han dado origena otras series de circuitos integrados digitalesTTL, tales como la serie de baja potencia, la de al-ta velocidad, la Schottky, la de alta velocidad y ba-ja potencia, la de alta inmunidad al ruido, etc.Analicemos cada subfamilia de las nombradas:

TTL de baja potencia (Low power TTL, serie 54L/74L)El circuito TTL de baja potencia es igual al

visto para la TTL normal, sólo que se han incre-mentado los valores de los resistores dando comoresultado una menor corriente y, por lo tanto, unconsumo más pequeño (del orden de 1mW). Co-mo consecuencia del aumento de estos valores,disminuye el consumo, pero aumenta el tiempo depropagación típico a 33ns, con una frecuencia má-xima de 3MHz de funcionamiento.

Se emplean en casos que requieren bajo consu-mo y mínima disipación, sin que se necesite altavelocidad de reacción.Figura 19

Figura 18

Figura 17



TTL de alta velocidad Es la serie "High speed TTL" o serie

54H/74H. Utiliza valores de resistores inferiores alos utilizados en la TTL estándar, lo que permitedisminuir el tiempo de propagación a costa de au-mentar el consumo.

Los parámetros típicos de esta subfamilia TTLson un tiempo de propagación de 6ns, un consumode 22mW por compuerta y una frecuencia máximade 50MHz.

TTL Schottky Esta serie, denominada STTL y conocida co-

mercialmente bajo el prefijo 54S o 74S, es la másrápida de las subfamilias TTL. El circuito es simi-lar a la TTL de alta velocidad, con el reemplazo delos diodos y transistores por diodos y transistoresSchottky, que se caraccterizan por su rapidez, yaque no almacenan cargas.

La ausencia de carga almacenada reduce eltiempo de conmutación, aumentando la velocidad

del circuito. Tienen un tiem-po de propagación típico de3ns, un consumo de 20mW yuna frecuencia máxima de125MHz. El símbolo, tantodel diodo como del transistorSchottcky, se representa en lafigura 20.

TTL Schottky de baja potenciaLa serie "Low power Schottky o "54LS/74LS"

es la más reciente de la familia TTL; con ella seconsigue una solución de compromiso entre la ve-locidad de conmutación y el consumo. El circuitoes similar al correspondiente a la familia TTLSchottky, con la diferencia que se ha aumentado elvalor de los resistores para disminuir el consumoy se suprime el transistor multiemisor por un cir-cuito del tipo DTL.

Tiene una propagación típica de 9,5ns y unconsumo por compuerta de 2mW, con una fre-cuencia máxima para Flip-Flop de 45MHz.

Familia HTLEn la figura 21 se grafica el circuito correspon-

diente a una compuerta NAND del tipo HTL.La característica principal de esta familia es su

alta inmunidad al ruido, por lo que se la emplea enambientes industriales y en el manejo de disposi-tivos electromecánicos.

El circuito es similar al de la familia DTL, pe-ro los valores de R1, R2 y R4 son más elevados yla Vcc es de 15V.

Los diodos D4 y D5 de la DTL se reemplazanpor el diodo Zener y el transistor Q1.

La inmunidad al ruido es del orden de 5V; eltiempo de propagación es el más alto de todas lasfamilias y es del orden de 150ns.

Familia ECL(Lógica acoplada por emisor)La lógica acoplada por emisor es la familia de

alta velocidad por excelencia. En este tipo de lógi-ca, los transistores no se saturan, con lo que se evi-ta el problema de almacenamiento de portadoresminoritarios en la región de base y, en consecuen-cia, se disminuye el tiempo de propagación.

La ECL se subdivide en diferentes subgruposen función del tiempo típico de propagación:

1) tp = 8ns; fmáx = 30MHz; Pd = 30mW2) tp = 4ns; fmáx = 75MHz; Pd = 22mW3) tp = 2ns; fmáx = 125MHz; Pd = 25mW4) tp = 1ns; fmáx = 400MHz; Pd = 60mW

La subfamilia más aceptada es la de tp = 2ns,ya que compatibiliza la velocidad y el consumo.

Dada la rapidez de la familia ECL, se utiliza engrandes computadoras y en sistemas de comunica-ciones.

La figura 22 muestra una compuerta de la fa-milia ECL de 2ns con salida OR y NOR simultá-neamente. Note el amplificador diferencial de en-trada formado por Q1, Q2, Q3 y Q4, que condu-cen la corriente dependiendo de las entradas A yB; además controlan la saturación de Q5 y de Q6para producir una salida OR y NOR. La tensión dealimentación es de -5,2V.

Figura 21

Figura 20

TÉCNICAS DIGITALES


Los niveles lógicos, en lógica positiva, son de-0.7V para el "1" y -1,6V para el "0", es decir quela diferencia de niveles es del orden de los 900mV.Cada compuerta dispone de la salida y su comple-mento.

Familia CMOSLa familia lógica CMOS (transistores de metal

óxido semiconductor complementarios) está ca-racterizada por su bajo consumo. Es la más recien-te de todas las grandes familias y posee la ventajafundamental de operar con un amplio rango detensiones de alimentación, como veremos másadelante.

El elemento básico de la familia CMOS es elinversor del esquema presentado en la figura 23.Está constituido por dos transistores de efecto decampo (FET), uno de canal P y otro de canal N.Durante el funcionamiento, uno u otro está activa-do, produciéndose a la salida un "0" o un "1" lógi-co. Los drenajes y las compuertas (gates) de am-bos transistores están unidos entre sí.

La unión de las compuertas constituye la entra-da del inversor y la unión de ambos drenajes cons-tituye la salida del inversor. Una de las fuentes seconecta a la tensión de alimentación y, la otra, amasa.

Se trabaja con lógica positiva. Si la entrada esun "1" (VG = +VDD), el transistor Qn conduce yel Qp está al corte, por lo que la salida es un "0"lógico. Cuando la entrada es un "0" (VG = 0V), elQp conduce y el Qn está al corte, por lo que la sa-lida está prácticamente a +VDD (en realidad unpoco menos que VDD por la caída en el canal con-ductor), lo que corresponde a un "1" lógico. Ve-mos, entonces, que prácticamente no conducenambos transistores a la vez, con lo cual se reduceel consumo. Por poseer transistores CMOS, estafamilia se diferencia de la TTL en lo siguiente:

a) Bajo consumo. Una compuerta CMOS con-sume 0,01mW en condiciones estáticas (cuandono cambia de estado).

En la forma de operar del inversor anterior,uno de los dos MOS se encuentra siempre al cor-te y teóricamente no hay circulación de corriente(sin embargo, existe una débil corriente de fugaen el MOS que está al corte, debido a los portado-res minoritarios del canal).

En condiciones dinámicas, es decir, al efec-tuarse la conmutación, un MOS pasa del estadode corte al de conducción y el otro MOS de con-ducción al corte. Existe un instante en el que losdos MOS están conduciendo y originan un pico decorriente.

La potencia dinámica disipada crece lineal-mente con la freccuencia y con el cuadrado de latensión de la tensión de alimentación VDD. ParaVDD = 10V y f = 50kHz, la potencia disipada esel orden de 0,1mW por compuerta.

b) Los circuitos CMOS tienen elevada inmu-nidad al ruido. Normalmente este valor ronda en-tre el 30 y el 45% de VDD. Este margen de ruidosólo es comparable con la familia HTL.

c) Utilización exclusiva de transistor MOS enla realización de las compuertas. Esto permite lo-grar una gran densidad de componentes en uncircuito integrado y, por lo tanto, la realización decircuitos en LSI y VLSI.

d) Alto fan-out, del orden de 50 o más.e) Tensión de alimentación en un amplio ran-

go de +3V a +18V

Debido a todo esto, la familia CMOS se em-plea principalmente en circuitos digitales alimen-tados por batería y, dada su alta inmunidad al rui-do, en ambientes industriales.

La desventaja que sobresale en la familia

Figura 23

Figura 22



CMOS es su baja velocidad, con un tiempo depropagación típico de 35 a 50ns o más.

En la tabla 1, se reproduce un cuadro compara-tivo de las distintas lógicas en función de los dife-rentes parámetros a los efectos de posibilitar la ob-tención de datos precisos, en forma rápida, cuan-do los necesite.

Simbología y Parámetros Usuales para Identificar a los Circuitos Integrados Digitales

Los circuitos integrados son esquemas funcio-nales compuestos por transistores, diodos, resisto-res y capacitores, fabricados en un mismo proce-so, sobre un sustrato o pastilla (chip), y dentro de

PARA

METR

OTT

LTT

LALT

ATT

LTT

LBAJ

OTT

LLP

CMOS

ECL

ECL

ECL

HTL

DTL

RTL

ESTA

NDAR

VELO

CIDAD

SCHO

TTKY

CONS

UMO

SCHO

TTKY

4ns2ns

1ns

Circ

uito

NAND

NAND

NAND

NAND

NAND

NOR

oOR

/NOR

OR/N

OROR

/NOR

NAND

NAND

NOR

básic

oNA

ND

FAN-

OUT

1010

1010

1050

o má

s25

2510

108

5

Tens

ión d

e3 a

alim

enta

ción

5V5V

5V5V

5V18

V5,2

V-5

,2V-5

,2V15

V5V

3V

0,01m

WDi

sipac

iónes

timad

opo

r10

mW22

mW19

mW1m

W2m

W1m

W22

mW25

mW60

mW55

mW15

mW10

mWco

mpu

erta

a 1M

Hz

Mar

gen

deM

uyru

ido

Buen

oBu

eno

Buen

oBu

eno

Buen

oBu

eno

Buen

oBu

eno

Buen

oEx

celen

teBu

eno

Bajo

Frec

. típ

ica12

a 30

p/Fl

ip-F

lop35

MHz

50M

Hz12

5MHz

3MHz

45M

Hz5M

Hz75

MHz

125M

Hz40

0MHz

4MHz

MHz

8MHz

Tiem

po d

e25

ns a

prop

agac

ión50

nspo

r10

ns6n

s3n

s33

ns9,5

nso

4ns

2ns

1ns

150n

s25

ns12

nsco

mpu

erta

más

Tab

la 1

TÉCNICAS DIGITALES


una misma cápsula. Esto significa que un circuitointegrado digital, con dimensiones parecidas acualquier semiconductor, contiene muchos com-ponentes discretos interconectados directamente,que responden a una función electrónica precisa-mente definida.

El desarrollo que en los últimos años ha impul-sado a los circuitos integrados digitales, tanto ensu tecnología de fabricación como en lo que se re-fiere al desarrollo e investigación, ha conseguidocolocar en un único chip todos los elementos quecomponen un computador que se conoce con elnombre de microprocesador o microcontrolador,según el caso, con lo cual se ha logrado reducirenormemente el volumen, lo cual no es la únicaventaja porque los circuitos integrados digitales sehan hecho indispensables en la industria, electro-medicina, comunicaciones, en el campo militar yaeroespacial, etc.

Con el fin de comprender mejor el funciona-miento de los diferentes circuitos integrados digi-tales, vamos a definir la forma en que suelen re-presentarse los diferentes parámetros que intervie-nen en la designación de un componente.

Interpretación de los ParámetrosLos fabricantes emplean símbolos para deter-

minar las características de los mismos. Estos sím-bolos están de acuerdo con las normas internacio-nales y suelen aparecer en las hojas de datos de loscomponentes:

VIH: Tensión de entrada con nivel lógico alto. Se garanti-za un mínimo.

VOH: Tensión de salida con nivel lógico alto. Se garanti-za un mínimo.

VOL: Tensión de salida con nivel lógico bajo. Se garanti-za un máximo.

VIL: Tensión de entrada para nivel bajo. Se garantiza unmáximo.

VCC: Tensión de alimentación.VCD: Tensión en el diodo limitador de entrada.VO(on): Tensión de salida en estado conductor.VO(off): Tensión de salida en estado de bloqueo.Vt+: Tensión de umbral en el flanco positivo.Vt-: Tensión de umbral en el flanco negativo.ICCH: Corriente de alimentación con salida a nivel alto.ICCL: Corriente de alimentación con salida a nivel bajo.IIH: Corriente de entrada en nivel alto. Es la corriente

que circula por una entrada cuando se le aplica un nivel lógi-co "1".

IIL: Corriente de entrada en nivel bajo.IOH: Corriente de salida en estado alto.IO(off): Corriente de salida en estado de bloqueo.IO(on): Corriente de salida en estado conductor.Ios: Corriente de salida en cortocircuito.Fmáx: Frecuencia máxima de reloj.Fi: Fan-in.Fo: Fan-out.tpHL: Tiempo de propagación para el cambio alto a bajo.tpLH: Tiempo de propagación para el cambio de bajo a

alto.tw: Ancho medio de impulso.

Evidentemente, los dados son sólo algunos delos símbolos empleados; en la medida que sea ne-cesario, continuaremos definiendo nuevos pará-metros.

Encapsulados Utilizados en los Circuitos Integrados Digitales

Hemos dicho que los circuitos integrados in-cluyen circuitos electrónicos con transistores, re-sistores, capacitores, etc, construidos sobre unmismo material llamado sustrato que, a su vez,son encapsulados en un mismo chip. Los circuitosintegrados digitales suelen encapsularse en enva-ses diferentes, según el fabricante y sus usos másfrecuentes, pero hay tres tipos básicos de cápsulasque son:

a) Cápsula cilíndricaEsta cápsula normalmente es de metal y con

forma cilíndrica, similar a la utilizada en ciertostransitores especiales. Su mayor inconveniente esque el número de patitas no puede exceder de 12,lo que limita bastante sus aplicaciones.

El aspecto físico de esta cápsula se muestra enla figura 24.

Figura 24



b) Cápsula plana o "flat-pack"Tiene un volumen muy reducido y suele ser de

material cerámico.Dado que las patitas se encuentran colocadas

de forma que se les puede soldar "por puntas" me-diante un procedimiento semiautomático, su mon-taje con la técnica habitual es laborioso.

En la figura 25 se da un detalle de este tipo decápsula que no mide más de 6,5 mm por 20 mm,con un espesor de solo 1,5 mm.

c) Cápsula de doble fila de conexión (Dual inline DIP o Dil)

Es la más utilizada en los circuitos integradosdigitales comerciales. Las dos filas de patitas, alser rígidas, permiten que se pueda insertar en tar-jetas de circuito impreso normalizado. Puede estarhecha con material plástico o cerámico. Son usua-les las cápsulas de 14 y 16 patitas. También existede 8, 18, 22, 24 y 28 patitas. El aspecto físico deeste tipo de cápsula se muestra en la figura 26.

Precisamente, por ser el tipo de cápsula másempleada, los circuitos electrónicos con compo-nentes digitales poseen un "lay-out" específico

donde se contempla el formato DIL. Es por eso que damos a continuación una serie

de ejemplos de circuitos integrados digitales concomponentes de la familia TTL.

Tales ejemplos se dan en las figuras 27 a 32,según el siguiente detalle:

Figura 27: 7400 - Cuádruple compuertaNAND de 2 entradas.

Figura 28: 7404 - Séxtuple inversor.Figura 29: 7420 - Doble compuerta NAND de

2 entradas.Figura 30: 7430 - Unica compuerta NAND de

8 entradas.Figura 31: 7474 - Doble Flip-Flop D dispara-

do por flancos positivos.Figura 32: 7486 - Cuádruple compuerta EX-

OR.

Figura 25

Figura 26

Figura 29

Figura 28

Figura 27

TÉCNICAS DIGITALES


Nomenclatura Utilizada por los Fabricantes

En general, cada fabricante de circuitos inte-grados digitales utiliza una forma particular paradistinguir sus componentes. A continuación vere-mos algunas nomenclaturas a modo de ejemplo.

Código de TEXAS INSTRUMENTSPosee dos letras mayúsculas, cinco números y

una letra final, cuyo significado es el siguiente:Las dos primeras letras mayúsculas SN identi-

fican el fabricante. Las dos siguientes indican elmargen de temperaturas de acuerdo a lo siguiente:

74 margen comercial 0 a 75°C54 margen militar -55 a 125°C

Tres cifras o dos cifras que determinan la fun-ción que realiza (número de serie). Su última letraindica el tipo de encapsulado:

J: Dual in line, cerámicoN: Dual in line, plásticoH, U, T, W, Z: Flat-PackL: TO-5Como ejemplo podemos dar el siguiente com-

ponente que es fabricado por Texas Instruments:

Sn 7402 N: SN Texas74 margen de temperatura comercial02 función lógica que efectúa (en este ejem-

plo cuádruple compuerta NOR con 2 entradas)N Cápsula Dual in line plástica

Código de MOTOROLARepresentado con dos letras de identificación

del fabricante: MC. Una cifra de dos números sirve para indicar el

margen de temperatura, luego otra de dos o tresnúmeros indica la función.

Las letras para el encapsulado son: L: Dual in line cerámicoG: TO-5F: Flat-PackP: Dual in line plástico

Demos como ejemplo el componente MC 7404 P MC: Motorola74 margen de temperatura comercial04 función lógica, séxtuple inversorP: Dual in line plástico

Código de NATIONAL SEMICONDUCTORUsa dos letras para identificar el fabricante:

DM National, dos cifras que indican el margen detemperatura y dos o tres cifras que indican la fun-ción.

Letra que indica el encapsulado:D: Dual in line cerámicoN: Dual in lline plásticoF: Flat-Pack

Demos el siguiente ejemplo:

DM 7430 N: DM National74 Margen de temperatura comercial30 Función lógica (Unica compuerta NAND

de 8 entradas)N: Cápsula Dual in line plástico

Figura 32

Figura 31

Figura 30



Los reseñados corresponden a ejemplos de tresde las más importantes empresas fabricantes decircuitos integrados digitales, resta, ahora, dar al-gunos ejemplos de componentes CMOS comer-ciales.

Algunos componentes CMOS

4001 Cuádruple compuerta NOR de 2 entradas4002 Doble compuerta NOR de 4 entradas4008 Sumador total de 4 bits4012 Doble compuerta NAND de 4 entradas4011 Cuádruple compuerta NAND de 2 entradas4013 Doble Flip-Flop D disparado por flancos4015 Doble registro de desplazamiento de 4 bits

entrada serie/salida paralelo4023 Triple compuerta NAND de 3 entradas4025 Triple compuerta NOR de 3 entradas4027 Doble Flip-Flop J-K4028 Decodificador BCD-decimal4043 Cuádruple Flip-Flop R-S con compuertas

NOR (Cuádruple cerrojo NOR R-S de 3 estados)4044 Cuádruple Flip-Flop R-S con compuertas

NAND (Cuádruple cerrojo NAND R-S de 3 estados)4063 Comparador de 4 bits

4069 Séxtuple inversor4071 Cuádruple compuerta OR de 2 entradas4072 Cuádruple compuerta OR de 4 entradas4073 Triple compuerta AND de 3 entradas4075 Triple compuerta OR de 3 entradas4081 Cuádruple compuerta AND de 2 entradas4082 Doble compuerta AND de 4 entradas4097 Multiplexor de 8 canales4508 Latch de 4 bits

Ventajas de los Circuitos Integrados Digitales

Para finalizar con este capítulo, digamos queen la actualidad, cuando no es preciso operar consistemas de alta velocidad, la tendencia es utilizarcomponentes CMOS, por sus ventajas con respec-to a las familias que tienen transistores bipolares(tales como las TTL). Sin embargo, todos los cir-cuitos integrados digitales presentan ventajas conrespecto a los componentes lineales.

Podemos mencionar una serie de ventajas refe-ridas al aumento de la confiabilidad en los circui-tos electrónicos, la reducción del stock, reducción

Circuitos Prácticos: Oscilador con CD4060El 4060B es un contador digital de usos generales, ideal para utilizar en cir-cuitos de reloj. Normalmente, las salidas del 4060B alimentarían un sistemade reloj. Para que el 4060B trabaje correctamente, necesita una señal de re-loj. Estepulsopuedeser ge-neradopor unoscila-dor RC.

TÉCNICAS DIGITALES


del costo de los equipos, reducción del tiempo dereparación, etc. Damos a continuación, un detalleacerca de lo que estamos hablando:

- Aumento de la confiabilidad.Un circuito integrado digital tiene una confia-

bilidad mucho mayor que otro circuito similarrealizado con componentes discretos, debido a unminucioso estudio que exige el proyecto de un cir-cuito integrado digital, a las modernas técnicasde fabricación, a la menor influencia de la tempe-ratura, por estar todos en una misma superficie,etc.

- Se requieren menos componentes para stock.- Reducción importante de las capacidades pa-

rásitas, que existen entre los componentes a cau-sa de su proximidad.

- Reducción de tiempo en la localización de fa-llas, puesto que el sistema que se usa es el de lasustitución de los circuitos integrados digitalesdefectuosos, no siendo posible su reparación.

- Menor costoComo desventaja, la potencia máxima que

pueden disipar los circuitos integrados digitaleses reducida. Los valores de los resistores y los ca-

pacitores integrados no pueden superar ciertosmáximos, lo que hace que este tipo de componen-te, algunas veces, deba quedar en el exterior delos circuitos integrados digitales.

*****************

Circuitos Prácticos: Metrónomo con CompuertasCuando el interruptor está cerrado, un oscilador genera tres golpes y enseguida un cuarto golpe que marca el compás. El ritmo se puede variar pormedio de VR1. La salida puede ser tanto audible como visual.


Introducción

En el capítulo anterior, estudiamos las diferen-tes familias lógicas, dando ejemplos de uso paralos circuitos integrados digitales de la familia TTLy CMOS, que son las más utilizadas.

El proceso de fabricación de las diferentes fa-milias ha posibilitado la realización en circuitosintegrados digitales de sistemas combinacionalescomplejos, constituidos por un gran número decompuertas lógicas en un solo chip.

Se llama circuito combinacional a aquél en queel estado lógico de su salida depende únicamentedel estado lógico de sus entradas; es decir, no setiene en cuenta la noción del tiempo.

Existen circuitos lógicos donde el estado de lasalida en un instante no sólo depende del estadológico de las entradas en ese instante, sino tambiéndel estado lógico de las entradas en instantes ante-riores; es decir, entra en juego la variable tiempo.Se dice que el circuito tiene memoria. Estos cir-cuitos se llaman secuenciales y los analizaremosmás adelante.

Entre estos circuitos integrados de funcionesespeciales podemos encontrar:

- Codificadores: Un codificador es un circuitocombinacional que tiene 2m entradas (o menos que2m) y m salidas, de forma tal que, cuando una delas entradas está excitada, a la salida se genera uncódigo de m bits correspondiente a la entrada ex-citada. Cumple, por lo tanto, la función inversa ala del decodificador. En la figura 1 se da el esque-ma en bloques de un codificador de 2m entradas ym salidas.

- Decodificadores: Un decodificador es un cir-cuito que tiene n líneas de entrada (bits de instruc-ción) y 2n líneas de salida (o menor que 2n) y ope-ra excitando sólo una de las líneas de salida enfunción de la combinación de bits de entrada.

Los decodificadores se clasifican en excitado-res y no excitadores, según sus salidas puedan ono controlar respectivamente un indicador visual(display). En la figura 2 se da el diagrama en blo-ques de un decodificador de n líneas de entrada y2n líneas de salida.

- Multiplexores: Los multiplexores o selecto-res de datos son circuitos combinacionales que tie-nen m entradas de datos y una sola línea de salida.Tiene además n entradas de selección tal que 2n =m. Mediante las entradas de selección se elige lainformación presente en cualquiera de las entradasy se la conduce a la única línea de salida. Cumplela función opuesta al demultiplexor. Cada combi-nación binaria presente en las entradas de selec-ción, selecciona la información presente en una delas entradas para ser enviada a la línea o canal desalida. Enla figura 3se ha es-quemati-zado unmultiple-xor de 2n

entradas y una salida.

- Demultiplexores: Un demultiplexor es uncircuito combinacional que tiene una entrada dedatos D y m salidas. Posee además n entradas deselección tal que 2n = m. La información aplicadaen el canal de entrada de datos D, se puede haceraparecer en cualquiera de las m salidas, aplicandoa las entradas de selección la combinación adecua-da. En la figura 4 se reproduce el diagrama de un

CIRCUITOS INTEGRADOS

DE FUNCIONES ESPECIALES

Figura 1

Figura 2

Figura 3

Figura 4

TÉCNICAS DIGITALES


demultiplexor de n entradas y 2n salidas. Ademásde estos cuatro sistemas combinacionales, en estecapítulo veremos comparadores, sumadores y ge-neradores de paridad. Analicemos en detalle cadabloque:

Codificadores

Como ya hemos dicho, un codificador es uncircuito combinacional que tiene 2m entradas (omenos que 2m) y m salidas, de forma tal que, cuan-do una de las entradas está excitada, a la salida segenera un código de m bits correspondiente a laentrada excitada.

Un ejemplo típico es el teclado de una compu-tadora, donde por cada tecla oprimida se produceuna combinación de bits de salida. Por ejemplo, sise utiliza el código ASCII de 7 bits tenemos 27 =128 combinaciones posibles de entrada. Cuandose activa una de estas 128 líneas de entrada, a lasalida se genera el código de 7 bits que codifica lalínea de entrada activa. Por ejemplo, si se oprimela tecla correspondiente al Nº 1, a la salida tengolos 7 bits que codifican dicho número. Para anali-zar la construcción de un codificador, suponga-mos diez entradas (10 teclas) que corresponden a

los números decimales del 0 al 9. Al tener 10 en-tradas necesitamos 4 salidas para codificar esas 10entradas (24 = 16 combinaciones posibles, de lascuales solo usaremos diez). Es un codificadorBCD natural.

Para quitar dudas, dicho de otra forma, son ne-cesarias 4 salidas porque tenemos 10 entradas, yrecuerde que se tienen m salidas y 2m entradas omenos. Si m = 3; 23 = 8, o sea 8 entradas. Comolas entradas son 10, las salidas son 4; entonces m= 4 y 24 = 16. En este caso 10<2m.

Damos a continuación, un cuadro donde se de-talla el estado que tendrá cada salida en función decual sea la "tecla" accionada. Dicha tecla acciona-da se representa con el nivel lógico "1" en dichocuadro.

–––––––––––––––––––––––––––––––––––ENTRADAS SALIDAS

–––––––––––––––––––––––––––––––––––––––––––––––––––––––––––E9 E8 E7 E6 E5 E4 E3 E2 E1 E0 S3 S2 S1 S0

0 0 0 0 0 0 0 0 0 1 0 0 0 00 0 0 0 0 0 0 0 1 0 0 0 0 10 0 0 0 0 0 0 1 0 0 0 0 1 00 0 0 0 0 0 1 0 0 0 0 0 1 10 0 0 0 0 1 0 0 0 0 0 1 0 00 0 0 0 1 0 0 0 0 0 0 1 0 10 0 0 1 0 0 0 0 0 0 0 1 1 00 0 1 0 0 0 0 0 0 0 0 1 1 10 1 0 0 0 0 0 0 0 0 1 0 0 01 0 0 0 0 0 0 0 0 0 1 0 0 1

–––––––––––––––––––––––––––––––––––––––––––––––––––––––––––La entrada E0 representa la tecla del número

decimal 0, la entrada E1 la tecla del número deci-mal 1, la entrada E9 la tecla correspondiente alNº9, etc. Suponemos que la entrada excitada co-rresponde al estado lógico 1 (tecla que estamosoprimiendo).

Si E1 = 1 (tecla oprimida) y las demás entradasestán en 0, a la salida tenemos 0001, que es el nú-mero 1 codificado en BCD natural. Si E2 = 1 y lasdemás entradas están en 0, a la salida tenemos0010 que es el número 2 codificado en BCD natu-ral, y así sucesivamente.

Para realizar el codificador anterior con com-puertas, obtenemos la expresión lógica de las 4 sa-lidas. Se entiende que con distintas compuertasOR se puede construir un codificador como elmostrado en la figura 5.

S0 = E1 + E3 + E5 + E7 + E9S1 = E2 + E3 + E6 + E7

Figura 5

CIRCUITOS INTEGRADOS DE FUNCIONES ESPECIALES


S2 = E4 + E5 + E6 + E7S3 = E8 + E9

Si se activa la línea E4, pone un 1 en la salidaS2 y; es decir, tenemos 0100, que es el número 4codificado en BCD natural.

En el codificador del ejemplo, cuando todas lasentradas están bajas, corresponde al 0 decimal.

Es decir, no se permite diferenciar entre la si-tuación de que todas las entradas están inactivas yaquélla en que está activa E0. Una posibilidad esagregar una quinta línea de salida P1 que, si vale1, detecta que hay alguna entrada activa y, si vale0, todas las entradas E0 a E9 están inactivas (no seoprimió ninguna tecla). La expresión lógica de lasalida P1 es entonces:

P1 = E0 + E1 + E2 + E3 + E4 + E5 + E6 + E7 + E8 + E9

Se puede realizar el codificador anterior pormedio de una matriz de diodos, obteniendo el cir-cuito de la figura 6.

Para la construcción de dicho circuito, dondehay un "1" en la tabla de verdad se coloca un dio-do; donde hay un "0" no se coloca nada.

Este circuito se llama matriz codificadora adiodos y corresponde al esquema de una memoriaROM primitiva.

ROM significa Read Only Memory (memoriasólo de lectura), con lo cual una vez construido elcircuito no es posible escribir información.

Decodificadores

Un decodificador es un circuito que posee n lí-neas de entrada (bits de instrucción) y 2n líneas desalida (o menor que 2n) y opera excitando sólouna de las líneas de salida en función de la combi-nación de bits de entrada.

Los decodificadores se clasifican en excitado-res y no excitadores, según sus salidas puedan ono controlar respectivamente un indicador visual(display).

En un sistema digital se pueden transmitir tan-to instrucciones como números. Si, por ejemplo,los 4 bits de un mensaje se emplean para transmi-tir órdenes, se pueden lograr 16 instrucciones dife-rentes, o 16 combinaciones diferentes.

Cuando se opera de manera que, para cadacombinación de entrada, sólo una de las líneas desalida esté excitada, tendremos un circuito que tra-baja como decodificador. Según el tipo de deco-dificador se considera excitada la salida que estáen el estado lógico 0 y no excitada la que está enel estado lógico 1, o viceversa.

Con el siguiente cuadro, y de acuerdo a lo di-cho hasta el momento, construiremos un decodifi-cador BCD natural a decimal.

––––––––––––––––––––––––––––––––––––––––––––––––ENTRADAS SALIDAS––––––––––––––––––––––––––––––––––––––––––––––––D C B A Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7 Q8 Q9

0 0 0 0 0 1 1 1 1 1 1 1 1 10 0 0 1 1 0 1 1 1 1 1 11 1 10 0 1 1 1 1 1 0 1 1 1 1 1 10 1 0 0 1 1 1 1 0 1 1 1 1 10 1 0 1 1 1 1 1 1 0 1 1 1 10 1 1 1 1 1 1 1 1 1 1 0 1 11 0 0 0 1 1 1 1 1 1 1 1 0 11 0 0 1 1 1 1 1 1 1 1 1 1 01 0 1 0 1 1 1 1 1 1 1 1 1 11 0 1 1 1 1 1 1 1 1 1 1 1 11 1 0 0 1 1 1 1 1 1 1 1 1 11 1 0 1 1 1 1 1 1 1 1 1 1 11 1 1 0 1 1 1 1 1 1 1 1 1 11 1 1 1 1 1 1 1 1 1 1 1 1 1

––––––––––––––––––––––––––––––––––––––––––––––––Figura 6

TÉCNICAS DIGITALES


Atendiendo al cuadro anterior, podemos reali-zar el desarrollo de un decodificador con com-puertas NAND e inversores, tal como se muestraen la figura 7.

Consideramos línea de salida excitada a la queestá en el estado lógico "0" y no excitada la queestá en el estado lógico "1".

Recordemos que en una compuerta NAND lasalida está en el estado lógico "0" si, y sólo si, to-das las entradas están en el estado lógico "1".

El subíndice de la salida Q indica el númerodecimal decodificado. Por ejemplo, si en las entra-das tengo:

D C B A1 0 0 1

Corresponde al decimal 9 por lo que seexcita la salida Q9,

El circuito integrado de este decodifi-cador tiene como mínimo 4 entradas y 10salidas. Considerando las conexiones de

alimentación y de tierra, necesita unencapsulado de 16 patas.Las entradas negadas A, B, C, D, seobtienen por medio de inversores enel propio chip. Como se empleancompuertas NAND, una salida es 0(baja) para la combinación deseadade entrada, y es 1 (alta) para las otrascombinaciones de entrada.El esquema en bloques del decodifi-cador anterior se muestra en la figu-ra 8.Hay aplicaciones donde algunas ve-ces se desea inhibir las salidas deldecodificador; es decir, que en algúnmomento todas las salidas estén en elestado no excitado. Para ello a cada compuerta NANDse le agrega una entrada adicional E(Enable).- Si E = 0 las compuertas NAND es-tán inhabilitadas y tiene lugar la de-codificación.- Si E = 1 como en una NAND un"0" a la entrada pone un "1" a la sa-lida independientemente de las de-más entradas, todas las salidas esta-rán en el estado no excitado y, por lotanto, no se realiza la decodificación.

El circuito funciona como decodificador cuando E= 0.

Multiplexores

Los multiplexores son circuitos combinaciona-les que tienen m entradas de datos y una sola líneade salida.

Tiene además n entradas de selección tal que 2n

= m. Mediante las entradas de selección se elige lainformación presente en cualquiera de las entradasy se la conduce a la única línea de salida.

Figura 7

Figura 8



Cada combinación binaria presente en lasentradas de selección, selecciona la informa-ción presente en una de las entradas para serenviada a la línea o canal de salida. Cambian-do la combinación binaria en las entradas deselección, en la salida aparece la informaciónpresente en la entrada seleccionada.

Analicemos un multiplexor de 4 canalesde entrada a 1 canal de salida como el mos-trado en la figura 9.

En la figura 10 se reproduce el diagramade un multiplexor de 4 entradas a 1 salida conoperadores lógicos de distinto tipo que posee4 entradas de datos y dos entradas de selec-ción para presentar en la salida la informa-ción requerida. En la misma figura se da elsímbolo más utilizado para representar a unmultiplexor. La tabla de verdad que explica elfuncionamiento de este multiplexor, es la si-guiente:

––––––––––––––––––––––––––––––––––––––––––––––––E1 E0 D3 D2 D1 D0 Z

–––––––––––––––––––––––––––––––––––––––––––––––– habilita 0 0 X X X 0 0D0 0 0 X X X 1 1

habilita 0 1 X X 0 X 0D1 0 1 X X 1 X 1

habilita 1 0 X 0 X X 0D2 1 0 X 1 X X 1

habilita 1 1 0 X X X 0D3 1 1 1 X X X 1––––––––––––––––––––––––––––––––––––––––––––––––Se deduce que cuando E0 = E1 = 0, se habilita el

canal D0, y la información presente en esta entra-da pasa a la salida Z.

Si D0 = 1, Z = 1; si D0 = 0, Z = 0.El multiplexor puede tener, además, una entra-

da de habilitación E. Si E = 1, todas las entradas ocanales están inhabilitados independientemente de

la combinación binaria aplicada a las entradas deselección (sabemos que en una AND, un "0" a laentrada pone un "0" a la salida independientemen-te de las demás entradas).

Si E = 0, el multiplexor está habilitado y lasentradas de selección determinan cuál es el canalde entrada habilitado.

Las principales aplicaciones de un multiplexorson:

- Conversor paralelo serie: la palabra de entra-da se carga en paralelo (1 bit por cada entrada) yse saca en serie por la única salida. Por ejemplo,para una palabra de 4 bits se utiliza un multiplexorde 4 entradas (una para cada bit) y 2 entradas deselección. Mediante un contador se van cambian-do en forma secuencial las combinaciones binariasen las entradas de selección. Inicialmente tenemosen la entrada de selección 00 y a la salida el primerbit de la palabra; luego, en la entrada de seleccióntenemos 01 y en la salida el segundo bit de la pa-labra, y así sucesivamente, hasta volver a tener 00en las entradas de selección.

Figura 9

Figura 10

TÉCNICAS DIGITALES


Como generalmente las palabras tienen unalongitud de 8 bits o de 16 bits, se utilizan multiple-xores de 8 canales y de 16 canales de entrada.

- Multiplexor por división de tiempo (TDM).- Generador de funciones lógicas.

Demultiplexores

Como se ha mencionado oportunamente, undemultiplexor cumple la función inversa a la deun multiplexor, es decir, "conducir” una informa-ción presente en una entrada de datos hacia una delas muchas salidas, de acuerdo con la informaciónpresente en las entradas de selección.

Dicho de otra manera, la entrada de datos D re-cibe una secuencia de bits en serie, que serán en-tregados a las líneas de salida que son selecciona-bles mediante las n entradas de selección. Estosignifica que por el canal de entrada de datos serecibe el mensaje de entrada y se distribuye a laslíneas de salida en función de las entradas de se-lección. Veamos un demultiplexor de un canal deentrada de datos y 8 canales de salida tal como elmostrado en la figura 11, la tabla que representa elfuncionamiento es la siguiente:

–––––––––––––––––––––––––––––––––––––––––––––––––––C B A Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7––––––––––––––––––––––––––––––––––––––––––––––––––– 0 0 0 0 1 1 1 1 1 1 10 0 1 1 0 1 1 1 1 1 10 1 0 1 1 0 1 1 1 1 10 1 1 1 1 1 0 1 1 1 11 0 0 1 1 1 1 0 1 1 11 0 1 1 1 1 1 1 0 1 11 1 0 1 1 1 1 1 1 0 11 1 1 1 1 1 1 1 1 1 0–––––––––––––––––––––––––––––––––––––––––––––––––––

Consideramos que la salida está excitada conun "0" y no excitada con un "1".

Si en las entradas de selección se aplica 000, seselecciona la salida Q0, por lo cual la señal de datosaplicada a la entrada D la tenemos a la salida Q0, yaque si D = 0 entonces Q0 = 0; si D = 1, Q0 = 1.

El demultiplexor es un conversor serie/parale-lo. Los datos ingresan en serie y se sacan en para-lelo. La aplicación típica es el TDM (multiplexa-do por división de tiempo).

Un decodificador decimal se puede convertiren un demultiplexor de un canal de entrada de da-tos y 8 salidas, utilizando la entrada D como en-trada de datos, y las entradas A, B, C como entra-das de selección.

Si en las entradas de selección tengo 000, estáseleccionada la salida Q0. Si en D hay un "0", en-tonces Q0 = 0; si en D hay un "1", entonces Q0 = 1.

De la misma manera, un decodificador hexade-cimal (4 a 16) se puede convertir en un demultiple-xor de una entrada de datos y 16 salidas, utilizandouna de las entradas de habilitación E como entradade datos, tal como se muestra en la figura 12.

- Si E2 = "1" el demultiplexor está inhabilitado.- Si E2 = "0" el demultiplexor está habilitado.

En este ejemplo estamos utilizando E1 comoentrada de datos y E2 como entrada de habilita-ción.

- Si el demultiplexor está habilitado (E2 = 0) yen las entradas de selección se aplica 0000 se se-leccionará el canal Q0.

- Si en la entrada de datos (E1) hay un "0", en-tonces Q0 = 0.

- Si en E1 hay un "1",entonces Q0 = 1.

El símbolo lógico deldemultiplexor recomendadopor el IEEE se muestra en lafigura 13.

Figura 11

Figura 12

Figura 13



Los decodificadores/demultiplexores seutilizan en las estructuras de direccionamientode memoria, en la conversión serie/paralelo enlos sistemas de transmisión de datos, y tam-bién como generador de funciones lógicas.

Otros Circuitos Combinacionales

Con los cuatro dispositivos vistos, se pue-den construir elementos que cumplan con otrasfunciones. Damos a continuación algunos deellos:

Decodificador BCD Exceso Tres a DecimalCombinando dos decodificadores decimales se

puede realizar un convertidor de cualquier códigoBCD a decimal, por ejemplo BCD exceso 3, Ai-ken, etc.

En la figura 14 se muestra como la combina-ción de 2 decodificadores decimales da como re-sultado un conversor de código BCD a decimal.

Veamos la tabla que ejemplifica el funciona-miento de este circuito.

–––––––––––––––––––––––––––––––––––––––––––––––X3 X2 X1 X0 DECODIF. 1 DECODIF. 2––––––––––––––––––––––––––––––––––––––––––––––– 0 0 0 0 Q0 Q80 0 0 1 Q1 Q90 0 1 0 Q2 10 0 1 1 Q3 10 1 0 0 Q4 10 1 0 1 Q5 10 1 1 0 Q6 10 1 1 1 Q7 11 0 0 0 Q8 Q01 0 0 1 Q9 Q11 0 1 0 1 Q21 0 1 1 1 Q31 1 0 0 1 Q41 1 0 1 1 Q51 1 1 0 1 Q61 1 1 1 1 Q7––––––––––––––––––––––––––––––––––––––––––

Se puede comprender que los tres bits menossignificativos se aplican a las tres entradas de am-bos decodificadores y el más significativo (X3) seaplica directamente a la entrada de uno de ellos y,en forma invertida a la entrada del otro decodifi-cador. Se deben elegir diez salidas que tomen elvalor "0" cuando en las entradas (X0 a X3) se pre-

senta una de las combinaciones del código BCDque se desea decodificar a decimal.

Para decodificar información en BCD exceso 3se dejan libres las tres primeras combinaciones deldecodificador 1 (Q0 a Q2) y las tres últimas deldecodificador 2 (Q5 a Q7). Ya que:

––––––––––––––––––––––––––––––––––––BCD EXCESO 3 DECIMAL

––––––––––––––––––––––––––––––––––––0 0 1 1 00 1 0 0 10 1 0 1 20 1 1 0 30 1 1 1 41 0 0 0 51 0 0 1 61 0 1 0 71 0 1 1 81 1 0 0 9

––––––––––––––––––––––––––––––––––––El circuito resultante se muetra en la figura 15,

donde N son las salidas del decodificador BCDexceso tres convertidas en decimal.

Decodificador Hexadecimal (4 a 16)Si se desea seleccionar 1 de 16 salidas, un de-

codificador decimal no alcanza por lo cual se de-be construir otro circuito. Se utiliza un decodifica-dor hexadecimal (4 a 16) como el de la figura 16.

Figura 14

Figura 15

TÉCNICAS DIGITALES


Dicho circuito tiene dos entradas de habilita-ción E1 y E2.

El decodificador estará habilitado solamentepara la combinación E2 = 0 y E1 = 0.

De acuerdo a lo anterior, un "1" en cualquierentrada de habilitación es suficiente para inhabili-tar el decodificador.

Una aplicación inmediata del decodificadorhexadecimal es generar funciones lógicas de 4 va-riables, de la misma manera que el decodificadordecimal permite generar funciones lógicas de 3variables.

Con dos decodificadores hexadecimales se ob-tiene un decodificador de 5 entradas y 32 salidasque permite generar funciones lógicas de 5 varia-bles, tal como se analiza en el diagrama circuitalde la figura 17. En dicho circuito, de las dos entra-das de habilitación, E1 y E2, una se utiliza comotal y la otra para la quinta variable X4.

E2 X40 0 decodificador 1 habilitado0 1 decodificador 2 habilitado1 0 ambos decodificadores inhabilitados1 1 ambos decodificadores inhabilitados

Para las primeras 16 combinaciones binarias setiene que:

X4 = 0

Esto hace que el decodificador 1 esté habilita-do y el decodificador 2 inhabilitado.

- Si X4 = 1 el decodificador 1 está inhabilita-do y el decodificador 2 está habilitado y, con él, sedecodifican las 16 combinaciones restantes.

Decodificadores BCD a 7 SegmentosLos decodificadores-excitadores de BCD a 7

segmentos son circuitos integrados digitales quepermiten transformar el código BCD natural en 7señales que se aplican a cada uno de los 7 segmen-tos que componen el indicador luminoso (diodosemisores de luz o cristales líquidos) y que sirvenpara visualizar el número decimal. El símbolo deeste componente se muestra en la figura 18.

En la figura 19 se observa la presentación delos números decimales en el indicador (display).

Algunos decodificadores en circuitos integra-dos digitales bajo la tecnología TTL son:

- 7442: Decodificador BCD na-tural a decimal.- 74154: Decodificador dual de4 entradas a 16 salidas.- 74155: Decodificador dual de 2entradas a 4 salidas más entradade habilitación.Los dados corresponden a deco-dificadores-demultiplexores. Por otro lado, algunos decodifi-cadores-excitadores BCD a 7segmentos son:

7446, 7447, 7448, 7449

Entre otros.

Figura 16

Figura 17

Figura 18



En la figura 20 se da el símbolo empleado pa-ra los decodificadores y el caso particular del7442.

Conversor de código 0 ROM

En la figura 21 se da el esquema de una ROM(memoria sólo de lectura) y también de un conver-sor de código utilizando un decodificador y un co-dificador.

Un conversor de código es un circuito digitalque tiene n entradas y m salidas. Para cada combi-nación de bits de entrada se produce una combina-ción de bits de salida. El conversor de código cam-bia información de una forma codificada a otra; esdecir, pasa de un código a otro.

Se lo puede considerar como un decodificadordel código de entrada seguido de un codificadordel código de salida. Convierte un código de n bitsen otro de m bits. El decodificador detecta la pre-sencia de un estado codificado y genera una salidapara cada estado. El codificador realiza la funciónopuesta; es decir, recibe una entrada sin codificar

y entrega una salida codificada a ser procesada porotro circuito lógico.

La relación funcional entre la información deentrada y de salida tiene lugar en el codificador.Como esta información queda almacenada perma-nentemente, se dice que tiene memoria y que esuna memoria sólo de lectura que puede leerse tan-tas veces como se desea pero, como la relaciónfuncional entre la entrada y la salida queda fijadaal construirse el circuito, esta memoria no se pue-de grabar, no se puede modificar. La informaciónes grabada en el momento de fabricación y nopuede modificarse; sólo se puede leer.

En la figura 22 se da el símbolo de un conver-sor octal a binario y de otro conversor decimal aBCD.

Comparadores

Los comparadores son circuitos lógicos quepermiten comparar dos números binarios A y B, den bits cada uno. Como resultado de la compara-ción se determina si:

A > BA = BA < B

Los comparadores son una parte importante decualquier circuito lógicoaritmético, aunque tam-bién se utilizan amplia-mente en otros tipos decircuitos, en los cualesdeben compararse direc-ciones binarias o algunaotra función de control,comparando la magnitudde dos o más entradas. Enla tabla que damos a con-tinuación se ejemplificanlas funciones que debe

Figura 19

Figura 20

Figura 21

Figura 22

TÉCNICAS DIGITALES


cumplir un comparador binario de un solo bit, cu-yo símbolo se da en la figura 23.

––––––––––––––––––––––––––––––––––––––––––––––ENTRADAS SALIDAS––––––––––––––––––––––––––––––––––––––––––––––

B A I M D0 0 1 0 0 I = 1 si A = B0 1 0 1 0 M = 1 si A > B1 0 0 0 1 D = 1 si A < B1 1 1 0 0

–––––––––––––––––––––––––––––––––––––––––––––– Las distintas funciones aritméticas que se de-

ben cumplir para cada salida son:

_ _ ____I = A . B + A . B = A ⊕⊕ B FUNCION LOGICA COMPARACION

_M = A . B

_D = A . B

De acuerdo a esto, en la figura 24 se da la rea-lización con compuertas de un comparador bina-rio.

Supongamos que queremos comparar ahorados números binarios A y B de cuatro bits cadauno, tal como queda demostrado en el símbolo dela figura 25.

Podemos escribir la tabla de verdad y analizartodas las combinaciones posibles; sin embargo,resulta muy engorroso, ya que tenemos 28 = 256combinaciones posibles.

El sistema binario permite utilizar un métodomás simple. Podemos utilizar cuatro comparado-res de 1 bit. Cada comparador compara un bit deA con un bit de B; es decir, con un comparador secompara el cuarto bit de A con el cuarto bit de B;con otro comparador se compara el tercer bit de Acon el tercer bit de B y así sucesivamente.

Por ejemplo, si:

A → 1110 y B → 1110

Realizando las comparaciones se tiene:

A3 = B3A2 = B2A1 = B1A0 = B0

La función I de salida será I = I3 . I2 . I1 . I0,es decir, la salida I del comparador de 4 bits será1 si las salidas de los cuatro comparadores de unbit valen 1. Vamos a considerar el caso en que A >B, la salida M del comparador de 4 bits será "1" sise cumple:

A3 > B3 óA3 = B3 y A2 > B2 óA3 = B3 y A2 = B2 y A1 > B1 óA3 = B3 y A2 = B2 y A1 = B1 y A0 > B0

Si a las salidas M de cada comparador de un bitlas llamamos M3, M2, M1 y M0, la expresión lógi-ca de la salida M del comparador de 4 bits será:

M = M3 + M2 . I3 + M1 . I3 . I2 + M0 . I3 . I2 . I1

De la misma manera, la salida D del compara-dor de cuatro bits será:

D = D3 + D2 . I3 + D1 . I3 . I2 + D0 . I3 . I2 . I1

Figura 23

Figura 24

Figura 25



El circuito lógico desarrollo con compuertasdel comparador de 4 bits se muestra en la figura26.

Comparadores de 4 Bits Para comparar dos números de mayor cantidad

de bits que cuatro, se pueden utilizar varios com-paradores de 4 bits conectados en cascada y para

ello hace falta utilizar un comparador con exten-sión de entradas en cascada, cuyo símbolo se da enla figura 27.

Note que posee las entradas convencionales Ay B (A0 a A4 y B0 a B4), pero además se tienenlas entradas C (C1 a C4) que en determinados ca-sos pueden tomar cualquier valor, tal como quedaespecificado en la siguiente tabla:

––––––––––––––––––––––––––––––––––––––––––––––A , B C1 C2 C3 A'>B' A'=B' A'<B'–––––––––––––––––––––––––––––––––––––––––––––– A>B X X X 1 0 0A<B X X X 0 0 1A=B 1 0 0 1 0 0A=B 0 1 0 0 1 0A=B 0 0 1 0 0 1––––––––––––––––––––––––––––––––––––––––––––––

donde X puede tomar el valor "0" o el valor "1".Las entradas adicionales C1, C2, C3 permiten

realizar la comparación de números binarios concualquier cantidad de bits.Con dos dispositvos como estosse pueden comparar dos núme-ros de 8 bits. Las salidas A>B;A=b y A<B del primer compara-dor que compara los 4 bits demenos peso se conectan respec-tivamente a las entradas C1, C2y C3 del segundo comparadorde 4 bits, que compara los cuatrobits de mayor peso. Esto signifi-ca que a las entradas adicionalesC1, C2, C3 se le "da" informa-ción de la comparación de loscuatro primeros bits.En la figura 28 se ha dibujado uncomparador de 8 bits con doscomparadores de 4 bits conecta-dos en cascada. En el primer ele-mento que compara los 4 bits demenor peso, se coloca 010 en lasentradas adicionales (condiciónde igualdad).Primero se comparan, en el se-gundo comparador, los 4 bits demayor peso. Si A > B, pone un"1" en la salida A > B. Si A < B,pone un "1" en la salida A < B.Esto es independiente de las en-tradas C1, C2, C3.Si en la comparación de los 4

Figura 26

Figura 27

TÉCNICAS DIGITALES


bits más significativos resulta que A = B, entonceshay que ver qué pasa con los 4 bits menos signifi-cativos (primer comparador); es decir, interesa loque ocurre en las entradas auxiliares C1, C2, C3.

Luego, puede ocurrir que:

C1 = 1 entonces A > B óC2 = 1 entonces A = B óC3 = 1 entonces A < B

En la figura 29 se da el símbolo recomendadopor el IEEE.

Circuito Sumador

La operación aritmética básica es la suma ycualquiera sea la base del sistema de numeraciónutilizado, el mecanismo empleado para realizardicha operación es siempre el mismo.

Por ejemplo:

DECIMAL BINARIO

8 1000+

8 1000______ _______15 10000

Como regla se sabe que, si al sumarse los dígi-tos de una columna (incluyendo lo que me llevo)

alcanzan el valor de la base, se produce un aca-rreo, es decir, un "transporte" a la columna si-guiente.

Por ejemplo, al sumar en binario 10 + 11, setiene como resultado el Nº 101, ya que:

Transporte → 11 0

+1 1

–––––––1 0 1

Esto significa que hay que tener en cuenta eltransporte de los dígitos anteriores.

Atento a lo dicho, la tabla de verdad de la su-ma binaria es:

–––––––––––––––––––––––––––––––––––––––––––––––––––––SUMANDOS SUMA BINARIA ACARREO–––––––––––––––––––––––––––––––––––––––––––––––––––––

a+b S C0+0 0 00+1 1 01+0 1 01+1 0 1

––––––––––––––––––––––––––––––––––––––––––––––––––––– La suma aritmética binaria da como resultado

dos cifras, una que llamamos S (suma ) y otra quellamamos C (carry).

Para realizar la suma aritmética binaria concompuertas lógicas, tenemos que realizar un cir-cuito de 2 entradas y 2 salidas (una correspondien-te a la suma y otra que se deberá al acarreo).

La tabla de verdad del circuito sumador es:–––––––––––––––––––––––––––––––––––––––––––––––––––––

ENTRADAS SALIDASB A S C

––––––––––––––––––––––––––––––––––––––––––––––––––––– 0 0 0 00 1 1 01 0 1 01 1 0 1

––––––––––––––––––––––––––––––––––––––––––––––––––––– S = A . B + A . B (FUNCION LOGICA EX-OR)C = A . B

El circuito lógico de un sumador de estas ca-racterísticas tendrá dos compuertas, tal como semuestra en la figura 30. En la misma, a la izquier-da se da el circuito y a la derecha el símbolo co-rrespondiente.

En realidad, el esquema eléctrico que hemos

Figura 28

Figura 29



representado se llama semisumador, ya que permi-te sumar solamente los dos primeros bits.

Para sumar dos números binarios de más de unbit se utiliza un sumador total que tiene en cuentael acarreo de la etapa previa y el acarreo a la eta-pa siguiente y cuyo símbolo ya hemos representa-do.

Teniendo en cuenta que:

Cn = ACARREO DE LA ETAPA n, yCn-1 = ACARREO DE LA ETAPA PREVIA

La tabla de verdad que representa el funciona-miento de un sumador total es:

––––––––––––––––––––––––––––––––––––––––––––––––––––– ENTRADAS SALIDAS

Cn-1 Bn An Sn Cn–––––––––––––––––––––––––––––––––––––––––––––––––––––

0 0 0 0 00 0 1 1 00 1 0 1 00 1 1 0 11 0 0 1 01 0 1 0 11 1 0 0 11 1 1 1 1

––––––––––––––––––––––––––––––––––––––––––––––––––––– Si Cn-1 = 0 (no hay acarreo de la etapa previa),

el circuito se comporta como un semisumador. Elanálisis de las expresiones lógicas de las salidasarrojan la expresión que representa el acarreo Cn:

Cn = AnCn-1 + AnBn + BnCn-1

Luego, en la figura 31 se da el esquema eléc-trico de un circuito sumador con compuertas.

Si queremos sumar dos números de cuatro bitsdebemos utilizar cuatro sumadores totales.

La suma se efectúa en paralelo y el acarreo setransporta en serie.

El diagrama en bloques del sumador total de 4bits es el representado en la figura 32.

Los acarreos intermedios no tienen salida alexterior, dado que no son necesarios para efectuarninguna operación. Si queremos sumar dos núme-ros de 8 bits con dos sumadores de 4 bits, el aca-rreo de salida de uno de los sumadores se conectaal acarreo de entrada del otro.

En la figura 33 se da el símbolo recomendadopor el IEEE para el sumador total y para el semi-sumador.

Figura 30

Figura 31

Figura 32

TÉCNICAS DIGITALES


Comprobador de Bit de Paridad

Un comprobador de bit de paridad es un circui-to combinacional que, cuando funciona como ge-nerador, produce un bit de paridad en la transmi-sión de una palabra de datos y en el caso de quefuncione como detector de paridad, genera tam-bién un bit que indica si la palabra de datos recibi-da es correcta o incorrecta (no tiene error o tieneerrores). Esto significa que la aplicación más im-portante de este circuito es la detección de erroresen los códigos detectores de error, como así tam-bién generar el bit de paridad en esos códigos.

En la figura 34 se da el circuito de un genera-dor de bit de paridad construido con compuertaslógicas.

El circuito puede trabajar con paridad par (can-tidad par de "1") o con paridad impar (cantidadimpar de "1"), según se establezca previamente.

Para generar el bit de paridad en la transmi-sión, se introduce la palabra de 8 bits en paraleloen las entradas D0 a D7. Si se trabaja con paridadpar, se coloca un "0" en la línea D8 y si se decidetrabajar con paridad impar se coloca un "1" en lalínea D4.

Esto significa que si se trabaja con paridad im-par y la palabra a transmitir tiene una cantidad parde "1", el bit P de paridad es "1"; en cambio, si lapalabra a transmitir (D0 a D7) tiene un número

impar de "1", el bit P de paridad que se obtiene esun "0". Un ejemplo para paridad impar sería:

PALABRA A TRANSMITIR Bit P11111001 111011100 0

Se han dado dos palabras, una que necesitaun"1" en el bit de paridad y otra que requiere deun"0". Si se trabaja con paridad par, se coloca D8= 0. Si la palabra a transmitir tiene una cantidadpar de "1", el bit P de paridad es "0"; en cambio sila palabra a transmitir tiene un número impar de"1", el bit P de paridad que se obtiene es un "1".

Como ejemplo tenemos:

PALABRA A TRANSMITIR Bit P00110011 000111000 1

El bit de paridad generado es transmitido al ex-tremo distante junto con la palabra de 8 bits; es de-cir que la palabra transmitida tiene una longitudde 9 bits (8 de datos y 1 de paridad).

En el extremo receptor, la palabra de 9 bits re-cibida (8 bits de datos más 1 de paridad), se colo-ca en las nueve entradas (D0 a D8) de un genera-dor detector de paridad idéntico al usado en eltransmisor. Debido a que la paridad de las pala-bras transmitidas es conocida (se establece antesde la transmisión), cualquier cambio en la paridadde la palabra recibida indica un error en la trans-misión que se detecta con el bit P.

Si se trabaja con paridad impar :

P = 0 indica la presencia de errorP = 1 la paridad es correcta

Si se trabaja con paridad par :

P = 1 indica la presencia de errorP = 0 la paridad es correcta

Por ejemplo, si se trabaja con pari-dad impar se recibe:

110101111P = 1, paridad correcta011110110P = 0 indica error

Si se trabaja con paridad par y se re-cibe:

Figura 33

Figura 34



000011110P = 0 paridad correcta101110001P = 1 indica error

El circuito de la figura 34 permite generar elbit de paridad y detectar la presencia de errores enla transmisión. Con este tipo de chequeo de pari-dad sólo es posible detectar error/errores pero noes posible corregirlo/s, ya que no se sabe dóndeestá el error o errores.

El símbolo recomendado por el IEEE es elmostrado en la figura 35.

Obtención de Otras Funciones Lógicas

Con un decodificador es posible realizar fun-ciones lógicas diferentes. Para ello se parte de unatabla de verdad para conseguir el circuito adecua-do. Por ejemplo, dada la siguiente tabla de verdad,se debe realizar la función lógica correspondientecon un decodificador.

––––––––––––––––––––––––––––––––––––––––––––––––––––– C B A Z

––––––––––––––––––––––––––––––––––––––––––––––––––––– 0 0 0 10 0 1 10 1 0 10 1 1 01 0 0 01 0 1 11 1 0 01 1 1 0

––––––––––––––––––––––––––––––––––––––––––––––––––––– Del análisis de dicha tabla (es decir, para aque-

llas combinaciones en que la salida es igual a "1"),surge que:

Z = A . B . C + A . B . C + A . B . C + A . B . C

Con un decodificador es factible implementardicha función, agregando una compuerta OR de

cuatro entradas, tal como se muestra en la figura36.

A las entradas de la compuerta NAND se co-nectan las salidas del decodificador correspon-dientes a las combinaciones que hacen que Z = 1.

Por ejemplo, si se aplica a las entradas 001, lasalida Q1 del decodificador está en "0" (el restoestá en 1), y sabemos que en una compuertaNAND un "0" a la entrada pone un "1" a la salida.

Si en las entradas se presenta 010 la salida Q2= 0 y el resto está en 1, por lo cual, en una com-puerta NAND si todas las entradas son "1" la sali-da es un "0".

En el ejemplo utilizamos un decodificador de 3entradas a 8 salidas.

También es posible utilizar un decodificadordecimal (4 a 10) tal como se muestra en la figura37.

La entrada D se puede utilizar como inhibido-ra, manteniendo el estado lógico 0 cuando se de-sea generar la función, y cambiando al estado ló-

Figura 35

Figura 36

Figura 37

gico 1 cuando se desea inhibir la generación de lafunción.

Si observamos la tabla de verdad del decodifi-cador decimal, vemos que cuando D = 0 se excitauna de las salidas Q0 a Q7 en función de la com-binación aplicada en el resto de las tres entradas.Cuando D = 1 las salidas Q0 a Q7 no están exci-

tadas y, por lo tanto, en nuestro ejemplo no se ge-nera la función.

Evidentemente, son muchas las aplicacionesque se le pueden dar a los dispositivos analizados.Ud. ya cuenta con la base como para poder inter-pretar el funcionamiento de circuitos electrónicosque los contengan.

***************

Circuitos Prácticos: Generador de Caracteres (CD4016 y CD4017)

Demuestra cómo un starburst de 16 segmentos puede ser conducido para proveer patrones dedisplay. El circuito hace encender diferentes segmentos del display en forma secuencial, una vezque haya hecho la simulaciónestará en condiciones de “ma-nejar señales” para formar ca-racteres en el display de 16segmentos. Ajuste VR1 paracambiar la velocidad. Se pue-de emplear cualquier displayde 16 segmentos cátodo co-mún.

TÉCNICAS DIGITALES


EN FEBRERO......EN TODOS LOS KIOSCOS

NO SE LO PIERDA!!!

CCOOLLEECCCCIIOONN CCLLUUBB SSAABBEERR EELLEECCTTRROONNIICCAA NNºº22

MMAANNUUAALL DDEELL RRAADDIIOOAAFFIICCIIOONNAADDOO

TEMAS DE LA OBRA:Circuitos ResonantesUnidades de Medición

Transmisión de AMModulación en BLU

Osciladores Etapas de RadiofrecuenciaPropagación de las Ondas

Líneas de TransmisiónAntenas

Montajes y Circuitos Prácticos


Introducción

En el capítulo anterior vimos distintos circui-tos denominados "combinacionales", dado que lasalida es el resultado de la "combinación", me-diante una función determinada, del estado queposeen las entradas.

Analizaremos ahora, diferentes circuitos lla-mados "secuenciales", en los cuales el estado lógi-co de la salida no sólo depende del estado lógicode las entradas en ese instante, sino también delestado lógico de las entradas en instantes anterio-res; por lo tanto, interviene una nueva variante quees el tiempo. Estos circuitos permiten memorizarel estado de las entradas en un instante y utilizar-lo posteriormente para tomar decisiones cuandolas entradas cambien de estado. Los dos dispositi-vos más importantes de este grupo son:

- Flip-flops- Registros

Se describirán los circuitos biestables (flip-flops) más empleados y los registros de desplaza-miento.

Flip-flops

Un Flip-flop es un "elemento de memoria" quese caracteriza por tener dos estados en su salida,que permiten almacenar un bit de información("0" o "1").

La salida permanece en uno de los estados po-sibles, a menos que una combinación convenientede señales de entrada provoque un cambio de es-tado en la salida (por ejemplo, interrupciones).

Los operadores lógicos analizados en el capítu-lo 1 pueden conectarse para formar elementos dememoria con la capacidad de "recordar" si a susentradas se les ha aplicado o no un estado lógico"1" con anterioridad, verificándolo a su salida.

Para encarar nuestro estudio, vamos a analizaruna memoria de capacidad muy limitada construi-da simplemente por una compuerta OR debida-mente interconectada, tal como se muestra en la fi-gura 1.

Supongamosque inicialmenteQ = 0 y A = 0.

Si la entradaA pasa a "1"(quiero escribirun "1" en la me-moria), la salidaQ pasa a "1" (re-cordamos que en una OR un "1" a la entrada poneun "1" a la salida). Si posteriormente pongo A = 0,la salida sigue en "1", ya que al realimentar la en-trada B, siempre existirá en la misma un estado ló-gico "1". Esto significa que la salida Q permane-cerá siempre en "1", una vez que la entrada A pa-se por "1".

Para borrar la memoria, se debe quitar la ali-mentación de la compuerta o desconectar el lazode realimentación entre la salida Q y la entrada B,lo cual representa un inconveniente.

Por lo tanto, el elemento de la figura 1 no espráctico ya que, si bien memoriza su puesta a "1",no es capaz de volver al estado inicial "0" median-te otra señal lógica, si es que no interesa mantenerla información almacenada.

Una posibilidad es agregar una entrada de bo-rrado en el lazo de realimentación.

Para solucionar es-te inconveniente, sepuede agregar otracompuerta que puedarecibir una informa-ción de borrado, comose ve en el circuito dela figura 2. En la figu-ra 3 se da el símbolode este elemento dememoria (en este casoun flip-flop RS)

La "memoria" seborra cuando C = 0 yA = 0, con lo cual Q =0.

A estos elementosde memoria, los pode-mos clasificar de la siguiente manera:

ELEMENTOS DE MEMORIA

Figura 1

Figura 2

Figura 3

TÉCNICAS DIGITALES


- Flip-flop R-S: permite almacenar una infor-mación o dato (bit "1" o "0") durante un periodode tiempo y después borrarla para que quede dis-puesto a recibir otro dato.

- Flip- flop J-K: posee dos entradas denomina-das J y K, tal que la entrada J se corresponde conla entrada S del Flip-flop R-S y la entrada K se co-rresponde con la entrada R del mismo Flip-flop.

- Flip-flop T: posee una sola entrada y, cadavez que la entrada "T" toma el estado lógico "1",la salida cambia de estado.

- Flip-flop D: la información presente en la en-trada D se transfiere a la salida cuando aparece unpulso de reloj.

Este último circuito biestable, entra dentro delgrupo de los "flip-flops" síncrono, razón por lacual debemos definir qué es un flip-flop síncronoy qué es un flip-flop asíncrono:

- En los Flip-flops asíncronos el cambio deestado de la salida es producido directamente porlas variables de entrada; es decir, las variables deentrada controlan el estado lógico de la salida. Es-to significa que, una vez aplicadas las variables deentrada, el circuito cambia de estado automática-mente, pasando por distintos estados intermedioshasta un estado final estable.

La velocidad con que alcanza el estado final(estable) depende del retardo de las compuertasque forman el circuito secuencial.

En los Flip-flops síncronos el cambio de esta-do de la salida se produce en "sincronismo" conuna señal llamada de reloj (clock) o de temporiza-ción. Esto significa que las variables de entrada noactúan directamente sobre la salida, sino que lohacen solamente cuando se reciben pulsos activosde la señal de reloj. Los cambios ordenados porlas entradas actúan sobre la salida solamentecuando lo permite la señal del reloj.

De acuerdo a cómo la señal de reloj controla laactuación de las entradas sobre la salida, existendos grupos de Flip-flops síncronos:

1) Flip-flops sincronizados por nivel: La señalde reloj permite que las entradas actúen sobre lasalida durante todo el tiempo en que esta señal dereloj se encuentra en un determinado nivel que sedenomina activo.

2) Flip-flops sincronizados por flanco: La se-ñal de reloj permite que las entradas actúen sobrela salida únicamente en el flanco creciente o de-creciente de la señal de reloj. No hay cambios en

la salida cuando el pulso de reloj está en estadobajo o cuando está en estado alto. Los fabricantesindican con qué flanco (de subida o de bajada) seproduce el posible cambio en la salida.

Analicemos ahora más en detalle, cada uno delos elementos de memoria detallados.

Flip-flops R-S (Reset - Set)

El Flip-flops R-S permite almacenar una infor-mación o dato (bit "1" o "0") durante un periodode tiempo y después borrarla para que quede dis-puesto a recibir otro dato.

Un Flip-flops R-S se puede construir con com-puertas NOR (como el de la figura 2).

La tabla de verdad que resume el funciona-miento de este dispositivo es la siguiente:

––––––––––––––––––––––––––––––––––––––––––––S R Q Q+1–––––––––––––––––––––––––––––––––––––––––––– 0 0 0 0 La salida0 0 1 1 no cambia–––––––––––––––––––––––––––––––––––––––––––– 0 1 0 0 La salida0 1 1 0 pasa a "0"–––––––––––––––––––––––––––––––––––––––––––– 1 0 0 1 La salida1 0 1 1 pasa a "1"–––––––––––––––––––––––––––––––––––––––––––– 1 1 0 NO PERMITIDO1 1 1 NO PERMITIDO–––––––––––––––––––––––––––––––––––––––––––– Analizando la tabla anterior, se deduce que en

este flip-flop, no interesa el estado en que se en-cuentra la salida para saber cuál será el estado pos-terior, por ello podemos construir un nuevo cua-dro que se denomina: "Tabla resumida":

–––––––––––––––––––––––––––––––––––––––––––– S R Q+1–––––––––––––––––––––––––––––––––––––––––––– 0 0 Q0 1 01 0 11 1 NO PERMITIDO–––––––––––––––––––––––––––––––––––––––––––– Q es el estado actual de la salida en el instante

en que se aplica la combinación de entrada.Q+1 es el próximo estado que toma la salida

luego de aplicarle una combinación a sus entradas.R-S sigla compuesta por las iniciales del térmi-



no inglés Reset-Set que puede interpretarse comoinactivar - activar o como puesta a "0" y puesta a"1", respectivamente.

El Flip-flop R-S es un Flip-flop básico, a par-tir del cual se construyen los demás flip-flops.

Una de las características de los Flip-flops esque las salidas del circuito están conectadas a lasentradas. Esto significa que cualquier señal aplica-da a la entrada atraviesa el circuito y luego retor-na a las entradas.

La tabla de verdad del Flip-flop R-S nos diceque si R = S = 0, la salida no cambia; es decir, elpróximo estado de la salida Q es Q (Si estaba en"0" sigue en "0" y si estaba en "1" sigue en "1"):

Si R = 1 y S = 0, la salida Q pasa a "0" (si es-taba en "1" pasa a "0" y si estaba en "0" sigue en"0").

Si R = 0 y S = 1, la salida Q pasa a "1" (si es-taba en "0" pasa a "1" y si estaba en "1" sigue en"1").

La situación S = 1 y R = 1 no está permitida,ya que no es posible "escribir y borrar" al mismotiempo el elemento de memoria; además, se pro-duce un estado de indeterminación que debe evi-tarse.

__Este estado hace que algebraicamente Q = Q =

0, y por lo tanto no se conoce algebraicamente elestado que aparecería en el Flip-flop cuando desa-parece la condición de indeterminación.

Analicemos con más detalles el funcionamien-to de este Flip-flop.

–––––––––––––––––––––––––––––––––––––––––––– ESTADO ESTADO ESTADOACTUAL INTERMEDIO FINAL

–––––––––––––––––––––––––––––––––––––––––––– S R Q Q Q Q Q Q

–––––––––––––––––––––––––––––––––––––––––––– 0 0 0 1 0 1 0 1 No0 0 1 0 1 0 1 0 cambia

–––––––––––––––––––––––––––––––––––––––––––– 0 1 0 1 0 1 0 1 Pone0 1 1 0 0 0 0 1 un "0"

–––––––––––––––––––––––––––––––––––––––––––– 1 0 0 1 0 0 1 0 Pone1 0 1 0 1 0 1 0 un "1"

–––––––––––––––––––––––––––––––––––––––––––– 1 1 0 1 0 0 0 0 No1 1 1 0 0 0 0 0 permitidos

––––––––––––––––––––––––––––––––––––––––––––

Supongamos que inicialmente Q = 0, Q = 1, S= 0 y R = 0; a las entradas de la NOR (1) tenemosR = 0 y Q = 1 por lo cual Q = 0. En la NOR (2) te-nemos S = 0, Q = 0; lo que nos da Q = 1.

El estado intermedio coincide con el estado ac-tual del Flip-flop; por lo tanto, ése es el estado fi-nal estable.

El estado es estable cuando el próximo estadointermedio coincide con el anterior.

Si ahora Q = 1, Q = 0 y R = 1, S = 0.En la primer compuerta NOR (la de arriba en

la figura 3) tenemos R = 1, Q = 0, con lo cual Q =0 (ya que basta un "1" en una entrada para tener un"0" a la salida). En la NOR de abajo tenemos S =0, Q = 1 por lo tanto Q = 0. Este es un estado in-termedio inestable; el Flip-flop sigue evolucionan-do hasta alcanzar un estado final estable.

En el estado intermedio R = 1, S = 0, Q = 0 yQ = 0, con lo cual en la NOR de abajo sus dos en-tradas son "0" y, por lo tanto, su salida pasa a "1"(Q pasa inmediatamente a "1").

En la NOR superior, el tener R = 1 es suficien-te para que Q = 0. En estas condiciones se llega alestado final estable con Q = 0 y Q = 1.

El mismo razonamiento se puede aplicar parael resto de las combinaciones.

Se deduce entonces que el Flip-flop puede al-macenar un bit de información ("1" o "0") y, por lotanto, resulta una unidad de memoria de un bit.

Si queremos almacenar un "1", se coloca S = 1y R = 0; esto significa aplicar a la entrada S un ni-vel lógico alto. Esto se explica porque, a la entra-da S se la llama entrada de Set o, también, entradade escritura.

Si se quiere almacenar un "0", se pone S = 0 yR = 1; esto significa aplicar a la entrada R un ni-vel lógico alto; es por ello que a la entrada R se lallama entrada de Reset o también entrada de bo-rrado.

Se llama diagrama de tiempos al gráfico me-diante el cual se establecen las diferentes señalesque intervienen en un dispositivo (ya sea en susentradas, salidas, estados intermedios, etc.) y có-mo es su evolución en el tiempo.

De acuerdo a esto, el diagrama de tiempos deun Flip-flop R-S se muestra en la figura 4.

En este diagrama se indican los estados lógicosde las salidas Q y Q al variar las entradas R y S.Se consideraron pulsos rectangulares perfectos; esdecir, no es una condición real, dado que no se tu-vieron en cuenta los tiempos de retardo de propa-

TÉCNICAS DIGITALES


gación, pero resulta fácil para efectuar el análisis.En los Flip-flops, las salidas Q y Q son com-

plementarias.El circuito de un Flip-flop R-S se puede cons-

truir también con compuertas NAND, tal como sepuede apreciar en la figura 5.

La tabla de verdad es la misma que para elFlip-flop realizado con compuertas NOR.

–––––––––––––––––––––––––––––––––––S R Q+1––––––––––––––––––––––––––––––––––– 0 0 Q0 1 01 0 11 1 NO PERMITIDO––––––––––––––––––––––––––––––––––– Recordemos que las entradas propiamente di-

chas del Flip-flop R-S con compuertas NAND sonS y R. Es decir, para almacenar un "1", se cumpleS = 0, R = 1. Para almacenar un "0" se cumple S= 1, R = 0.

Si R = 1 y S = 1, la salida no cambia. No es-tá permitido el estado: R = 0, S = 0.

Esto significa que para almacenar un "1" seaplica a S un nivel lógico bajo y, para almacenarun "0", se aplica a R un nivel lógico bajo.

Para analizar este Flip-flop de la misma mane-ra que el realizado con compuertas NOR se debe

agregar en cada entrada una compuerta inversora.En los diseños de circuitos lógicos generalmentese trata de impedir que Q y Q tengan el mismo es-tado lógico, en vez de opuestos, como correspon-de, con el objeto de evitar el estado prohibido. Pa-ra explicar estos cambios, vamos a modificar par-cialmente el circuito lógico del Flip-flop R-S rea-lizado con compuerttas NOR. Como primera me-dida agregamos un inversor tomándolo de la sali-da Q, el circuito lógico resultante es el que semuestra en la figura 6 y hace que, en el caso dedarse la simultaneidad de S y R, se tenga en cuen-ta a la salida el estado de "Set".

La tabla de verdad del nuevo circuito es:

––––––––––––––––––––––––––––––––––– S R Q+1––––––––––––––––––––––––––––––––––– 0 0 Q0 1 01 0 11 1 1–––––––––––––––––––––––––––––––––––

Es posible hacer que predomine el "Reset", po-niendo el inversor a la salida de la primera com-puerta; con esta modificación, se obtiene el circui-to de la figura 7.

Figura 5

Figura 6

Figura 4



También es posible agregar un circuito a la en-trada para hacer que no cambie la salida del Flip-flop, si se da la simultaneidad mencionada. Lo quese está haciendo en el circuito de la figura 8 es in-hibir el "Set" o "Reset" agregando compuertas coninversores a las entradas. El símbolo a la derechade la figura indica esta inhibición.

Se entiende, entonces, que con este circuito yano existen los "estados prohibidos". La tabla deverdad del circuito lógico anterior es:

–––––––––––––––––––––S R Q+1––––––––––––––––––––– 0 0 Q0 1 01 0 11 1 Q––––––––––––––––––––– En síntesis, cuando las entradas S y R tienen el

mismo estado (ambas en "0" o en "1"), la salida nocambia. Observando el circuito de control vemosque, si R = S = 0 o R = S = 1, las salidas de ambas

compuertas AND serán "0", con lo cual esta-mos aplicando a las compuertas NOR de arri-ba y a la compuerta NOR de abajo del Flip-flop propiamente dicho un "0" y, como ya sa-bemos, la salida Q no cambia de estado.Cuando el diseño lógico del circuito permiteque existan las señales S y R simultáneamen-te, sin que interfieran con el funcionamientodel equipo diseñado, conviene que quede, in-dicando en símbolos la posibilidad de que lasdos salidas del Flip-flop sean opuestas.Precisamente, en la figura 9, el símbolo indi-ca que en caso de simultaneidad de S y R, laentrada de "Set" activa la salida 1, mientras

que la entrada "Reset" prima sobre la salida 2.

Flip-flop J - K

El Flip-flop R-S es el elemento de memoria bá-sico y a partir de él se han desarrollado otros cir-cuitos secuenciales utilizados como circuitos bies-tables para aplicaciones especiales. Uno de estosdispositivos de dos estados es el Flip-flop J-K, queposee los símbolos dados en la figura 10. Note queexisten dos representaciones posibles recomenda-das por el IEEE, según se considere el estado lógi-co o el nivel lógico de las salidas.

Damos, a continuación, la tabla de verdad que

Figura 7

Figura 8

Figura 9

Figura 10

TÉCNICAS DIGITALES


describe el funcionamiento de este dispositivo dememoria:

––––––––––––––––––––––––––––––––––J K Q Q+1

–––––––––––––––––––––––––––––––––– 0 0 0 0 No0 0 1 1 cambia

–––––––––––––––––––––––––––––––––– 0 1 0 0 Pone0 1 1 0 un "0"

–––––––––––––––––––––––––––––––––– 1 0 0 1 Pone1 0 1 1 un "1"

–––––––––––––––––––––––––––––––––– 1 1 0 11 1 1 0 Cambia

––––––––––––––––––––––––––––––––––

La entrada J de este Flip-flop se correspondecon la entrada S del Flip-flop R-S y la entrada Kse corresponde con la entrada R del mismo Flip-flop. La tabla de verdad es similar; la única dife-rencia radica en que, cuando J = 1 y K = 1, la sa-lida Q cambia de estado (si estaba en "0" pasa a"1" y si estaba en "1" pasa a "0").

Por esta razón podemos aplicar el mismo razo-namiento utilizado anteriormente para obtener latabla reducida del Flip-flop J-K:

–––––––––––––––––––J K Q+1

–––––––––––––––––––0 0 Q0 1 01 0 11 1 Q

–––––––––––––––––––Vamos a estudiar, ahora, dos elementos de me-

moria que poseen una sola entrada:

Flip-flop T

Este Flip-flop (denominado T por "toggle"),junto con el "D", que veremos más adelante, reci-be la información desde una sola entrada y es,igual que "D", muy utilizado en la elaboración deunidades aritméticas lógicas.

En la figura 11 se reproduce el símbolo lógicode un Flip-flop T.

Este Flip-flop opera de forma tal que, cada vezque T toma el estado lógico "1", la salida cambia

de estado y, si T = 0, no hay cambio de estado enla salida. La tabla de verdad es la siguiente:

–––––––––––––––––––T Q Q+1

–––––––––––––––––––0 0 00 1 11 0 11 1 0

–––––––––––––––––––

Se puede construir un Flip-flop T a partir deuno J-K, para conseguirlo sólo se deben unir lasentradas J y K (un Flip flop T es un Flip-flop J-Kcon las entradas unidas). Este es el último de losFlip-flop asincrónicos que analizaremos; llegaahora, el turno de los dispositivos secuencialessíncronos, es decir: aquéllos que deben recibir unpulso de reloj para que cambie el estado de las sa-lidas.

Flip-flop R-S Sincronizado por Nivel

En los Flip-flops sincronizados por nivel, elestado en que se encuentran las entradas actúa so-bre la salida durante todo el tiempo en que la se-ñal de reloj se encuentra en nivel activo. Dicho ni-vel activo puede ser un "1" lógico o un "0", tal co-mo se muestra en la figura 12, en la cual se repre-senta la forma de onda que puede tener la señal dereloj.

En la figura 13 se representa un Flip-flop R-Ssincronizado por nivel realizado con compuertasNOR. En dicho circuito podemos establecer lo si-guiente:

Figura 11

Figura 12



- Si Ck = 1 (nivel lógico alto), las entradas ac-túan sobre la salida.

- Si Ck = 0 (nivel lógico bajo), las entradas noactúan sobre la salida y el Flip-flop no cambia deestado.

La tabla de verdad que determina el funciona-miento de este componente, también posee un es-tado no permitido, tal cual ocurría con el primerelemento analizado en este capítulo:

––––––––––––––––––––––––––––––––––S R Q+1–––––––––––––––––––––––––––––––––– 0 0 Q0 1 01 0 11 1 NO PERMITIDO––––––––––––––––––––––––––––––––––

En este componente, las doscompuertas NOR forman el Flip-flop propiamente dicho, mientrasque las compuertas AND constitu-yen el circuito de control que pro-grama el estado del Flip-flop, des-pués de aparecer el pulso del reloj.

Si la señal de reloj aplicada albiestable se encuentra en el nivelactivo (estado lógico "1"), las entra-das actúan sobre las salidas cum-pliéndose la tabla de verdad delFlip-flop R-S.

Cuando la señal de reloj se en-cuentra en el nivel lógico bajo, las

entradas R-S no actúan so-bre las salidas y el Flip-flopno cambia de estado.Analizando el circuito de lafigura 13 vemos que, si Ck= 0, la salida de cada com-puerta AND es "0" (recor-demos que en una AND un"0" a la entrada pone un "0"a la salida, independiente-mente del estado en que seencuentre la otra entrada).Es decir, independiente-mente de R y S, estamosaplicando a la compuertaNOR de arriba y a la com-puerta NOR de abajo un

"0" y, como ya sabemos, la salida Q no cambia deestado.

Por lo tanto, cuando el reloj está en el nivel ló-gico bajo, las entradas R y S no pueden actuar so-bre la salida y ésta no cambia de estado.

Si la señal de reloj está en el nivel lógico alto,se aplica un "1" a las entradas de las compuertasAND, con lo cual, la salida de las compuertasAND depende de lo que hay en la otra entrada que"justamente" son las entradas R y S.

Se entiende, entonces, que la señal de reloj seutiliza para bloquear y desbloquear los datos delFlip-flop (habilitación).

El diagrama de tiempos de un Flip-flop R-Ssincronizado por nivel se muestra en la figura 14,y para entender su lectura supongamos lo siguien-te:

- Inicialmente S = 0, R = 0, Q = 0.

Figura 13

Figura 14

TÉCNICAS DIGITALES


En un primer momento, la señal de reloj estáen estado bajo (inactivo) y la salida no cambia deestado. Cuando la señal de reloj pasa a "1" se cum-ple la tabla de verdad del Flip-flop, luego como seve en la gráfica que S = 1 y R = 0, la salida pasaa "1". Con el reloj aún en estado alto tenemos lue-go S = 0 y R = 0, y la salida no cambia (sigue en"1"). Luego el pulso de reloj pasa a un estado ba-jo y bloquea el Flip-flop, con lo cual no atenderálos cambios que puedan producirse en las entra-das.

Precisamente en este diagrama de tiempos, apesar de que "R" pasa a "1", la salida del Flip-flopno pasa a "0" (sigue en "1") debido a que el pulsoreloj está inactivo y, por lo tanto, las entradas nopueden cambiar el estado del Flip-flop.

Los Flip-flops síncronos suelen tener dos en-tradas auxiliares Pr (Preset) y Cr (Clear) que per-miten "fijar" el estado inicial del Flip-flop; es de-cir, cuál será el estado inicial de la salida cuandose alimenta al biestable.

Estas entradas están activas con un nivel lógi-co bajo.

- La entrada de Pr (oreset) pone Q = 1.- La entrada de Cr (clear) pone Q = 0.

Estas entradas de preset y clear se emplean pa-ra poner un "1" o un "0" en el Flip-flop sin que seanecesaria la señal de reloj, ni las entradas R y S. ElPr y Cr pone un "1" o un "0" en el Flip-flop cuan-do el reloj está en el nivel lógico bajo.

Decimos entonces que con Pr y Cr "forzamos"la salida del FF a "1" o a "0" de manera asíncrona.

––––––––––––––––––––––––––––––––––––––––Cr Pr Ck

–––––––––––––––––––––––––––––––––––––––– 0 1 0 Q = 0 (borrado)1 0 0 Q = 1 (puesta a "1")

––––––––––––––––––––––––––––––––––––––––

Una vez establecido el estado inicial del FF, lasentradas Pr y Cr deben mantenerse en el nivel ló-gico alto para que el biestable funcione en formasincrónica.

La combinación de Cr = 0 y Pr = 0 no está per-mitida, dado que no se puede poner un "1" y un"0" simultáneamente en la salida.

Se puede construir también un Flip-flop R-Ssincronizado por nivel con compuertas NAND, talcomo se muestra en la figura 15.

En dicho circuito se han incluido las entradasde preset y clear, tal que:

- Si Ck = 0, las salidas de las NAND de controltienen un estado lógico "1", independientemente deR y S, y el Flip-flop no cambia de estado.

- Si Ck = 1, se cumple la tabla de verdad delFlip-flop; es decir, las entradas R y S actúan so-bre la salida.

Una vez fijado el estado inicial, tanto la entra-da de preset como la entrada de clear deben tenerun "1" lógico para que el biestable funcione enforma síncrona.

Flip-flop D Sincronizado por Nivel

Este Flip-flop posee una sola entrada (D) y tra-baja de forma tal que la información presente en laentrada D se transfiere a la salida Q cuando apare-ce un pulso activo de la señal de reloj. Dicho deotra manera, traslada lo que hay en D a la salida Qcuando aparece un pulso activo de reloj. Por lotanto, es imposible pensar que este biestable pue-da funcionar en forma asíncrona.

La tabla de verdad es la siguiente:––––––––––––––––––––––––

D Q Q+1––––––––––––––––––––––––

0 0 00 1 01 0 11 1 1

––––––––––––––––––––––––

Como vemos, no interesa en qué estado se en-cuentra la salida cuando viene el pulso activo de la

Figura 15



señal de reloj, dado que lo que hay a la entra-da se transfiere inmediatamente a la salida.Por tal motivo, podemos confeccionar una ta-bla reducida:

D Q+1

0 01 1

Cuando el Flip-flop D está sincronizado por ni-vel se lo llama LATCH y se lo puede construir apartir de un FF R-S sincronizado por nivel, en elcual a la entrada R se le conecta la entrada S a tra-vés de un inversor, tal como se muestra en la figu-ra 16. Es el más utilizado de los Flip-flops sincro-nizados por nivel.

En este biestable, "S y R" nunca pueden tenerel mismo estado lógico.

Expresado en la tabla de verdad será:–––––––––––––––––––

S R Q+1–––––––––––––––––––

0 0 X0 1 01 0 11 1 X

–––––––––––––––––––donde: X = Combinaciones imposibles de entrada.Se cumple entonces que:

D Q+1

0 01 1

El FF D se puede construir concompuertas NOR, tal como se graficaen la figura 17.

En síntesis:Q = D

Cuando la señal de reloj está en elnivel lógico alto, la información pre-sente en la entrada D se traslada a la sa-

lida Q. Cuando el pulso de reloj está en estado ba-jo, la entrada D no actúa sobre la salida por lo cualse mantiene en el estado en que se encontraba.

El Latch se comporta como un interruptor, talque cuando el reloj está alto, el interruptor está ce-rrado y deja pasar la información que se encuentradesde la entrada hacia la salida y cuando el relojestá bajo el interruptor está abierto.

Del circuito de la figura 17, si Ck = 1 y D = 0,equivale a tener R = 1 y S = 0; por lo tanto, Q = 0.

Cuando se recibe un estado activo del pulso dereloj y D = 1, equivale a tener R = 0 y S = 1; porlo tanto Q = 1.

Esto significa que, cuando el pulso de reloj es-tá en el nivel lógico alto, la salida Q sigue las va-riaciones de la entrada D.

Si Ck = 0 (en realidad inactivo), la salida de lascompuertas AND de control son "0", independien-temente de la entrada D, y el Flip-flop no cambiade estado. Es decir, cuando el reloj pasa a "0",queda almacenada la información presente en laentrada D.

El diagrama de tiempos que explica gráfica-mente lo expuesto, se muestra en la figura 18.

Vemos que la salida Q sigue a la entrada cuan-do el pulso de reloj está alto.

En la práctica se aplica a la entrada de datos D,

Figura 17

Figura 18

Figura 16

TÉCNICAS DIGITALES


la señal "0" o "1" que se desea memorizar y, antesque cambie esta señal, se pone el reloj en estadobajo. Al estar baja la señal de reloj, aunque la en-trada D cambie de estado, la salida no se afecta yse mantiene constante.

También se puede emplear el Flip-flop D sin-cronizado por nivel como una "llave" que cambiade estado cada vez que se aplica un pulso de reloj.

En la figura 19 se ve un circuito en el cual lasalida Q se conecta con la entrada D, luego cadavez que viene un pulso de reloj, la salida Q cam-biará de estado, dado que en la entrada estará lainformación de la salida negada.

El circuito RC conectado a la entrada de relojpermite que el FF reconozca el nivel de la salidanegada y luego no se vuelva a producir el cambio.

Se podría colocar un circuito amplificador a laentrada del filtro mencionado, con el objeto deque nuestro circuito se convierta en una llave di-gital accionada al tacto.

Flip-flops Master Slave

Están constituidos por dos Flip-flops interco-nectados entre sí.

El primer Flip-flop, denominado "amo", recibelas señales de entrada y conecta su salida con lasentradas del FF que se llama "esclavo". Veremosdos FF de este tipo:

- Flip-flop R-S Master-Slave- Flip-flop J-K Master-Slave

Flip-flop R-S Maestro-EsclavoEstá constituido por dos Flip-flops R-S inter-

conectados entre sí, tal como se muestra en la fi-gura 20.

El amo recibe las entradas de información ysus salidas se conectan a las entradas del esclavo,cuyas salidas constituyen las salidas de todo el

conjunto. Las entradas de reloj de ambos Flip-flops son inversas, es decir:

- Si Ck = 1, el "amo" se encuentra habilitadoy el "esclavo" desconectado.

- Si Ck = 0, el "amo" se encuentra desactiva-do y el "esclavo" está habilitado.

Cuando el pulso de reloj está en el nivel lógicoalto, permite que la información presente en lasentradas del "amo" actúe sobre sus salidas, perocomo el esclavo está inhabilitado, no actúan sobrelas salidas de todo el conjunto. Cuando el pulso dereloj pasa al nivel lógico "0", el "esclavo" quedahabilitado y sus entradas (que son las salidas delamo) actúan, sobre las salidas del conjunto.

La información ingresa al "amo" cuando el re-loj está en el nivel "1" y actúa sobre la salida delconjunto (salida del esclavo) cuando el pulso dereloj pasa de "1" a "0" (flanco negativo de la señalde reloj). El "amo" y el "esclavo" están aisladosentre sí, excepto en el momento que el pulso delreloj pasa de alto a bajo. Como vemos, se puedecomprender mejor el hecho de que un Flip-flopsea disparado por "flanco" o por "nivel". En el"pulso graficado en la figura 21, en los instantesmarcados como 1, 2, 3 y 4 se producen los si-giuientes estados:

1 - Se aísla al "amo" del "esclavo".2 - Ingresa la información al "amo".3 - Se inhabilita la entrada de datos al "amo".4 - Se transfiere la información del "amo" al

"esclavo".

Figura 19

Figura 20

Figura 21



También es posibleconstruir un FF R-SMaster-Slave con com-puertas NAND; el es-quema lógico se graficaen la figura 22Los dos Flip-flops R-Sestán integrados en unaúnica estructura y tra-bajan de manera queambos Flip-flops esténaislados entre sí, salvoen el instante en que elreloj pasa de alto a ba-jo, donde la informa-ción almacenada en elamo se transfiere al es-

clavo. En ese instante se cum-ple la tabla de verdad del Flip-flop R-S.

Flip-flop J-K Master-SlaveEste es el segundo de los FFMaster-Slave que analizare-mos, cuyo diagrama lógico semuestra en la figura 23.Para ello, recordemos que latabla de verdad del Flip-flop J-K es similar a la del R-S salvoque, cuando J = K = 1, la sali-da cambia.

Si hacemos referenciaa la tabla de verdad:

–––––––––––––––J K Q+1

–––––––––––––––0 0 Q0 1 01 0 11 1 Q

–––––––––––––––

El circuito detalladocon compuertas NANDse da en la figura 24, enla cual se observan lasdos configuracionescorrespondientes a losFF J-K interconectadosentre sí.

Figura 22

Figura 23

Figura 24

TÉCNICAS DIGITALES


Tal como lo habíamos descrito para el FF R-S,se cumple que:

- Si Ck = 1, el "amo" se encuentra habilitadoy el "esclavo" desconectado.

- Si Ck = 0, el "amo" se encuentra desactiva-do y el "esclavo" está habilitado.

El principio de funcionamiento es similar aldel FF anterior:

- Cuando el pulso de reloj está en "1", las en-tradas J-K actúan sobre el "amo", estando el "es-clavo" desconectado.

- Cuando el pulso pasa de "1" a "0" (flanco ne-gativo del pulso de reloj), la información almace-nada en el "amo" se transfiere al "esclavo"; ins-tante en el cual se cumple la tabla de verdad delFlip-flop J-K master-slave.

- Cuando se poduce un flanco negativo de laseñal de reloj (pasa de "1" a "0") si se cumple:

J = 1 y K = 0, entonces Q = 1J = 0 y K = 1, entonces Q = 0J = 0 y K = 0, la salida no cambia.J = 1 y K = 1, la salida cambia de estado.

Si analizamos en detalle el funcionamiento delFF, podemos decir que cuando el reloj está en es-tado bajo ("0"), las terminales 1 y 2 de las com-puertas (1) y (2) poseen un estado lógico "0". Porlo tanto, las salidas 3 y 4 de estas compuertas es-tán en "1", independientemente de las entradas J yK. Esto es así, porque en un NAND un "0" a la en-trada pone un "1" a la salida, independientementede las demás entradas.

De acuerdo con esto, el Flip-flop R-S,constituido por las compuertas (3) y (4),permanece en el estado en que se encon-traba. Esto significa que cualquier varia-ción en los niveles aplicados a las entra-das J y K no se transmiten al FF esclavo,ya que al estar el pulso de reloj en estadobajo, el FF amo está inhabilitado.

Ahora bien, cuando el pulso de relojpasa al estado lógico "1", el inversor (9)hace que el FF esclavo quede inhabilita-do; por lo tanto, las salidas de las com-puertas 7 y 8 están en "1" y, en estas con-diciones, la salida del FF no cambia. Estosignifica que las variaciones aplicadas a

las entradas J y K no se transmiten al FF esclavoya que se encuentra inhabilitado.

Al estar el pulso de reloj en estado alto, en lasterminales 1 y 2 de las compuertas (1) y (2) hayaplicado un "1"; por lo tanto, el estado lógico delas salidas de las compuertas (3) y (4) dependen delas entradas J y K. Es decir, durante el tiempo queel reloj está en estado alto, el FF amo está inhabi-litado responde a los niveles presentes en las en-tradas J y K, pero esta información no se transfie-re al esclavo, ya que el mismo está inhabilitado.

En un flanco negativo del pulso de reloj, es de-cir, cuando pasa de "1" a "0", queda inhabilitadoel ingreso de datos al FF amo debido a que las ter-minales 1 y 2 de las compuertas (1) y (2) están conun estado lógico "0" y las salidas 3 y 4 de estascompuertas están en "1"; por lo tanto, el FF amono cambia de estado.

En el flanco negativo, se desbloquea al FF es-clavo y la información presente en las entradas 9y 10 de las compuertas (5) y (6) actúa sobre la sa-lida Q de todo el conjunto, tal como se desprendedel diagrama de tiempos de la figura 25.

En este instante, la información almacenada enel FF amo se transfiere al esclavo.

De la misma forma que ocurría con el FF R-S,el J-K suele tener las entradas asincrónicas de Pr(preset) y Cr (clear), que permiten fijar el estadoinicial del Flip-flop. Estas entradas están activascon el estado lógico "0".

Flip-flops Sincronizados por Flancos

Como se ha mencionado anteriormente, en es-tos Flip-flops las entradas actúan sobre la salida

Figura 25



solamente en el instante en que se produce unflanco "activo" de la señal de reloj. De acuerdocon esto, existen:

- Flip-flops disparados por flancos positivos(es cuando el reloj pasa de "0" a "1") y

- Flip-flops disparados por flancos negativos(es cuando el reloj pasa de "1" a "0").

En la figura 26 se da un detalle de cómo se de-be considerar cada flanco.

En estos Flip-flops la información se memori-za en un flanco activo, a diferencia del master-sla-ve, donde se memoriza en un nivel activo.

Vamos a analizar un Flip-flop D activado porflancos, dado que se ajusta más al ejemplo de apli-

cación citado en la figura 19, en referencia a la lla-ve digital.

La tabla de verdad del Flip-flop D disparadopor flancos es la misma que la del Flip-flop DLatch. La diferencia está en la forma de utilizar laseñal de reloj. En el Latch vimos que se disparapor nivel; en cambio, en el D disparado por flan-cos, la información presente en la entrada D setransfiere a la salida Q, cuando se produce un flan-co activo de la señal de reloj.

En la figura 27 se da el esquema eléctrico deun Flip-flop D disparado por flancos, realizadocon compuertas NAND.

Note la presencia de las señales de preset yclear, cuya función es análoga a las vistas para elFF R-S.

En la figura 28 se da el símbolo lógico corres-pondiente a un FF D disparado por flancos positi-vos, mientras que en la figura 29 se da el símbolocorrespondiente a un FF D, disparado por los flan-cos negativos de la señal de reloj.

Note que para indicar que es disparado porflancos positivos se pone en el símbolo un >.

En un Flip-flop D disparado por flan-cos positivos, la información presen-te en la entrada D se traslada a la sa-lida Q, sólo en el instante en que laseñal de reloj pasa de alto a bajo.Cualquier otra variación de nivel,tanto en la entrada D como en el re-loj, no provoca variaciones en la sa-lida.El Flip-flop D de la figura 27 estáconstituido por dos Flip-flops R-S deentrada interconectados (compuertas3, 4, 5 y 6) y un Flip-flop R-S de sa-lida (compuertas 1 y 2).

Figura 26

Figura 27

Figura 29

Figura 28

TÉCNICAS DIGITALES


Los Flip-flops de entrada estáninterconectados de manera talque, cuando la señal de reloj pasadel nivel lógico bajo al nivel lógi-co alto, suministra un estado lógi-co "1", en la salida de un R-S y unestado lógico "0", en la salida delotro R-S, y la memorización sedetermina según el estado de la lí-nea de datos D.

Una vez que el pulso de relojestá en estado alto, se mantiene elmismo estado lógico en el Flip-flop; es decir, lasposibles modificaciones en la entrada D no ocasio-nan ningún cambio en la salida.

A través de estados lógicos, podemos entendermejor lo que ocurre en este FF; para ello suponga-mos que:

- Pr = Cr = 1, con lo cual se tiene un funcio-namiento normal sincrónico.

Suponemos que inicialmente el pulso de relojestá bajo y en D hay un "1".

El pulso en estado bajo pone un "1" a las sali-das de las compuertas NAND 3 y 4, lo cual colo-ca la condición 1:1 en las entradas 7 y 8 del Flip-flop R-S de salida, que hace que la salida generaldel FF permanezca como estaba.

Como suponemos que D = 1 y la salida de lacompuerta NAND 4 también está en estado lógico"1", la salida de la compuerta 6 estará en "0", y es-te "0" de salida de 6 es suficiente para poner un"1" a la salida de la compuerta 5.

Al recibir un flanco positivo del pulso de reloj(pasa de bajo a alto), en las entradas de la com-puerta 3 tenemos un "1" lógico, por lo cual la sa-lida de 3 pasa a "0". Este "0" es suficiente para quela salida de 4 se mantenga en "1". Además, este"0" de salida de 3 pone un "1" a la salida de 5. Lasalida de 6 sigue en "0". Al tener en la entrada 7de la compuerta 1 un "0", pone un "1" en la salidaQ; es decir, pone en la salida Q lo que hay a la en-trada D.

Se cumple entonces, que la información pre-sente en la entrada D se transfiere a Q cuando seproduce un flanco positivo de reloj.

Si ahora, con el pulso de reloj en "1", cambiael estado de D, como dijimos, la salida no debecambiar. Queda en manos del lector comprobaresta situación, realizando el mismo razonamientoque el efectuado hasta el momento.

En síntesis, en el FF D disparado por flancos,la información presente en D se transfiere a Q so-lamente en el instante en que el reloj pasa de "0" a"1" (en este caso, ya que podría dispararse con losflancos negativos de la señal de reloj, esta condi-ción la especifica el fabricante de estos compo-nentes).

El diagrama de tiempos que grafica lo explica-do hasta ahora se muestra en la figura 30.

Recuerde que con Pr = Cr = 1, el Flip-flopopera normalmente, mientras que dichas entradasse consideran activas cuando tienen aplicado elestado lógico "0".

Registros

Un registro es un sistema lógico que almacenainformación de acuerdo con una secuencia prees-tablecida, contando para ello con elementos dememoria apropiados. Así por ejemplo, puede "me-morizar" una palabra digital que luego podrá com-pararse con otra palabra, en un sistema de seguri-dad, a los fines de poder tomar determinadas deci-siones.

Registros de Desplazamiento

Los registros de desplazamientpo o "Shift -Register" son sistemas secuenciales constituidospor Flip-flops síncronos interconectados en formaapropiada.

Cada Flip-flop almacena un bit, por lo cual pa-ra construir un registro de desplazamiento de mbits son necesarios m Flip-flops.

Todos los Flip-flops de estos registros tienenuna señal de reloj común y se activan y se desac-tivan sincrónicamente.

Figura 30



Se pueden construir con Flip-flops del tipo R-S, JK o D; las diferencias están dadas en la formaque se trata la información a la entrada y su dispo-nibilidad a la salida. Podemos encontrar 4 varian-tes para estos registros:

- Entrada serie - salida serie.- Entrada serie - salida paralelo.- Entrada paralelo - salida serie.- Entrada paralelo - salida paralelo.

En los registros de entrada serie y salida serie,los datos se cargan en serie, introduciéndolos en laentrada del FF y se van desplazando a los otros FFcon cada ciclo activo de la señal de reloj.

La información se obtiene desde la salida delúltimo FF.

En los registros de entrada serie - salida para-lelo, la información es almacenada en serie y lalectura es simultánea en todos los Flip-flops quecomponen el registro de desplazamiento.

En los de entrada paralelo - salida serie, todoslos Flip-flops que componen el registro se cargansimultáneamente y su lectura es en serie.

Por último, en los de entrada paralelo - salidaparalelo, el registro se carga y se lee en paralelo.

Veamos el circuito correspondiente a cada unode estos casos:

Registro de desplazamiento con entrada serie- salida serie

La información cargada en el registro, para serleída, debe desplazarse secuencialmente por losdistintos Flip-flops que componen el registro y ob-tener su lectura desde la salida del último FF.

El diagrama de bloques de este componente sepresenta en la figura 31.

Hemos considerado el caso de un registro

constituido por cuatro FF D dis-parados por flancos positivos.Como las entradas de reloj seaplican a las patas correspon-dientes que están unidas entresí, cada vez que se detecta unflanco positivo de la señal de re-loj, cada Flip-flop D en formaindependiente traslada lo quehay en su entrada a su salida.- La información se desplazauna posición de izquierda a de-recha, por cada flanco positivo

de la señal de reloj.Como ejemplo, supongamos que el mensaje

que queremos almacenar es 1010, tal como se veen la figura 32:

Inicialmente los Flip-flops están en "0"; es de-cir, Q4 = Q3 = Q2 = Q1 = 0. Luego se cumplirá elcontenido de la siguiente tabla:

––––––––––––––––––––––––––––––––––––IMPULSOS BIT Q4 Q3 Q2 Q1DE RELOJ DE INFORMACION––––––––––––––––––––––––––––––––––––

1 0 0 0 0 02 1 1 0 0 03 0 0 1 0 04 1 1 0 1 0

––––––––––––––––––––––––––––––––––––

Inicialmente en la entrada D hay un "0"; con lallegada del primer flanco positivo de la señal; este"0" se almacena en el FF4 y aparece en su salidaQ4. Con el próximo flanco positivo de la señal delreloj, el FF3 recibe el "0" desde la salida del FF4.Mientras tanto, el FF4 recibe en su entrada y alma-cena el nuevo dato que es otro "1". Con el tercerflanco positivo del reloj, el "0" almacenado en elFF3 pasa al FF2; el "1" almacenado en el FF4 pa-sa al FF3 y en el FF4 se almacena el próximo da-to que es un "0". Con el cuarto flanco positivo dela señal de reloj los datos se desplazan una posi-ción de izquierda a derecha y en el FF4 se carga elúltimo dato que es un "1".

Figura 31

Figura 32

TÉCNICAS DIGITALES


Vemos que para cargar el registro de desplaza-miento necesitamos cuatro pulsos de reloj, uno pa-ra cada bit.

Luego de que toda la palabra fue almacenada,se puede leer en serie la información por la salidadel FF1.

Por cada pulso de reloj, los datos almacenadosen el registro se transmiten en serie, uno a conti-nuación del otro, a través de la salida del FF1.Después de cuatro pulsos de reloj, los datos alma-cenados pueden ser leídos o transmitidos en serie.

Registro de desplazamiento con entrada serie- salida paralelo.

El circuito propuesto con FF D, se ha dibujadoen la figura 33. En dicho circuito lógico, se ve elagregado de una señal de habilitación que se de-nomina "E". Según el dato que tenga la entrada E,se pueden cumplir las siguientes condiciones:

1) Si E = "1"Se inhabilita la escritura

(carga de datos en serie).Se habilitan las salidas

paralelo.

2) Si E = "0"Se habilita la entrada se-

rie (escritura).Se inhabilitan las sali-

das paralelo (inhabilita lalectura).

Se entiende entoncesque la señal E autoriza la

lectura o la escritura, talque, si E = 0, se realizala carga del registro dedesplazamiento en serie.Por cada flanco positivode la señal de reloj, lainformación aplicada enla entrada serie del FFse carga en serie. Al serE = 0, las salidas de lascuatro compuertas ANDaplicadas a la salida decada FF son "0" y, por lotanto, la lectura está in-habilitada. Si en la en-trada E se coloca un ni-

vel lógico "1", la entrada de reloj será "0" en todoslos Flip-flops; por lo tanto, la escritura está inha-bilitada. Por otro lado, las salidas de las compuer-tas AND de cada FF están inhabilitadas y, por lotanto, se puede leer en paralelo el contenido de ca-da Flip-flop que fue escrito previamente en serie.

También se observa en la figura 33 una líneade borrado, la cual permite borrar el contenido delos Flip-flops. Se dice que este registro de despla-zamiento es un conversor serie paralelo.

Registro de desplazamiento con entrada para-lelo - salida serie.

En la figura 34 se muestra un registro de des-plazamiento con entrada en paralelo y salida serie.Note que ahora, además de la entrada de clear, ca-da FF D posee una entrada de preset, por dondeingresarán los cuatro bits a cargarse en paralelo.En realidad, los cuatro bits a cargar en paralelo se

Figura 33

Figura 34



ingresan, a través de las compuertas NAND, a lasentradas asíncronas de preset (Pr) de cada FF.

Esto es posible ya que, al estar preset en "0", setiene un "1" a la salida Q del FF; es decir:

Si Cr = 0 y Pr = 1, entonces Q = 0Si Cr = 1 y Pr = 0, entonces Q = 1Si Cr = 1 y Pr = 1, se tiene una operación

normal síncrona.

El funcionamiento de este registro dependerádel valor que tenga la señal aplicada en la entradaE y la señal de datos A (A3, A2, A1 y A0). Si E es-tá en "1" cuando A está en "1", entonces Q debe ira "1", ya que Pr = 0, si A está en "0", Pr es "1" yla salida Q sigue en "0".

- Se dice que cuando E = 1 se carga el registroen paralelo.

El registro opera de la siguiente manera:Primero se borra el contenido de los FF. Para

ello se lleva E = 0 (esto significa Pr = 1) y Cr = 0,con lo cual las salidas de los FF pasan todas a "0".

Luego se "autoriza" la escritura en paralelo; talque si se cumple que:

Cr = 1 y E = 1se tendrá:Si A = 0, Pr = 1, Q = 0Si A = 1, Pr = 0, Q = 1

Al ser E = 1 se autoriza la escritura y se inhi-be la lectura, ya que las entradas de reloj de los

Flip-flops están bajas. Por último, se debe poderleer la palabra almacenada, para ello se debe cum-plir que Cr = 1 y E = 0 (con lo cual Pr = 1).

Ahora los Flip-flops operan en forma síncrona;es decir, por cada flanco positivo del pulso de re-loj, la información se desplaza una posición de iz-quierda a derecha, pudiendo obtener los datos al-macenados desde la salida en forma serie.

Para finalizar, vamos a dar algunos ejemplosde circuitos integrados comerciales que contienenFlip-flops y Registros de Desplazamiento.

Flip-flops comerciales TTL7470 - Flip-flop J-K disparado por flancos po-

sitivos.7472 - Flip-flop J-K amo - esclavo.7473 - Doble Flip-flop J-K amo - esclavo.7474 - Doble Flip-flop D disparado por flan-

cos positivos.7475 - Latch de 4 bits con salidas complemen-

tarias.7476 - Doble Flip-flop J-K amo - esclavo.7477 - Latch de 4 bits.74100 - Doble latch de 4 bits.74104 - Flip-flop J-K amo - esclavo.74105 - Flip-flop J-K amo - esclavo.74107 - Doble Flip-flop J-K amo - esclavo.74174 - Séxtuple Flip-flop D disparado por

flancos positivos.74175 - Cuádruple Flip-flop D disparado por

flancos positivos.74279 - Cuádruple Flip-flop R-S.

En la figura 35 se da, a modo de ejemplo, eldiagrama lógico y el símbolo correspondiente alFlip-flop J-K maestro-esclavo 74104.

Figura 35

TÉCNICAS DIGITALES


Flip-flops comerciales CMOSCD4013 - Doble Flip-flop DCD4027 - Doble Flip-flop J-K ordenador-se-

guidor con set y reset.CD4042 - Cuádruple cerrojo D controlado por

reloj.CD4043 - Cuádruple cerrojo NOR R-S Tri-

State.CD4044 - Cuádruple cerrojo NAND R-S Tri-

State.CD4076 - Cuádruple Flip-flop D Tri-State.CD4099 - Cerrojo direccionable de 8 bits.CD40174 - Séxtuple Flip-flop D.CD40175 - Cuádruple Flip-flop DCD4723 - Doble cerrojo de 4 bits direcciona-

bles.CD4724 - Cerrojo direccionable de 8 bits.

En la figura 36 se da el diagrama de conexio-nes del circuito integrado CD4013 que consiste enun doble FF D.

Registros de Desplazamiento Comerciales TTL7491 - Registro de desp. de 8 bits entrada se-

rie-salida serie.7494 - Registro de desp. de 4 bits entrada pa-

ralelo-salida serie.7495 - Registro de desp. de 4 bits entrada pa-

ralelo-salida paralelo.74164 - Registro de desp. de 8 bits entrada se-

rie-salida paralelo.74165 - Registro de desp. de 8 bits entrada pa-

ralelo-salida serie.74166 - Registro de desp. de 8 bits entrada pa-

ralelo-salida serie.74178 - Registro de desp. de 4

bits entrada paralelo-salida pa-ralelo.

74179 - Registro de desp. de 4bits entrada paralelo-salida pa-ralelo.




La figura 37 muestra el diagrama en bloques,el esquema de conexiones y el símbolo correspon-diente al circuito integrado 7491, que consiste enun registro de desplazamiento de 8 bits.

Registros deDesplazamiento Comerciales CMOSCD4006 - Registro de desplazamiento estático

de 18 etapas.CD4014 - Registro de desplazamiento estático

de 8 etapas.CD4015 - Doble registro de desplazamiento

estático de 4 bits.CD4021 - Registro de desplazamiento estático

de 8 etapas.CD4031 - Registro de desplazamiento estático

de 64 etapas.*****************

Figura 36

Figura 37


Introducción

Sabemos que los Flip-flops son los elementosde memoria básicos y que a partir de ellos es po-sible construir otros dispositivos, tales como re-gistros de desplazamiento y contadores. Los con-tadores binarios difieren de los registros de des-plazamiento en que sus Flip-flops están conecta-dos entre sí de manera diferente. La función de uncontador es dar salida a la información según unasecuencia preestablecida con anterioridad. La ma-yoría de los contadores operan con código binario(dan salida de información en 8421, exceso 3, oalgún otro), pero diseñando un circuito medianteuna lógica de interconexión puede obtener cual-quier configuración arbitraria de salida.

Los contadores se emplean normalmente comocircuitos básicos en otros sistemas lógicos, ya seapara computación, controles industriales, medi-ción de intervalos, etc. Existen distintos tipos decontadores, los cuales se construyen utilizandoFlip-flops JK, T, RS o D. Los podemos clasificaren tres grupos fundamentales:

Contadores Asíncronos, llamados tambiéncontadores serie. En estos dispositivos, todos losFlip-flops que lo integran cambian de estado si-multáneamente; los pulsos de reloj se aplican a to-dos los Flip-flops al mismo tiempo.

Esto hace que, si hay algún cambio, se produz-ca en sincronía en todos los Flip-flops.

Contadores Síncronos, llamados tambiéncontadores paralelos. En este caso, los pulsos acontar se aplican a la entrada de alguno de losFlip-flops (generalmente, el primero). Los cam-bios en los Flip-flops no se realizan en todos almismo tiempo, debido a que aquéllos a los cualesno llegan directamente los pulsos van a cambiarde estado, si la salida de algún otro Flip-flop cam-bia de estado; es decir, el cambio de estado de unFlip-flop acciona un segundo Flip-flop, el cualpuede después accionar un tercero, luego un cuar-to y así sucesivamente.

Contadores en Anillos. Un contador en anillo

es simplemente un registro de desplazamiento derotación; es decir: un registro cuya salida está co-nectada a su entrada.

Los contadores pueden efectuar la secuenciaen sentido creciente, en sentido decreciente o enambos sentidos y en cualquier orden. El númerode estados sucesivos a través de los cuales un de-terminado contador realiza una secuencia antes deque repita nuevamente se denomina módulo.

Los contadores de módulo 2n (2, 4, 8, 16 o al-guna otra potencia de 2) son los más fáciles deconstruir. Si n = 2 tenemos 4 estados, 0 a 3. Lacantidad n determina el número de Flip-flops quetendrá el circuito.

En forma general, un contador es un circuitoque realiza una secuencia a través de m estados di-ferentes en un orden especial, siendo m el módulodel contador. El contador cambia de un estado aotro mediante la señal de reloj.

El contador asíncrono requiere menos elemen-tos para su funciomiento que el síncrono. Tiene ladesventaja de que es más lento, ya que antes deaplicar a su entrada un nuevo pulso de reloj es ne-cesario que todos los Flip-flops hayan cambiadode estado. Por el contrario, el contador síncrono, sibien es más complejo, es más veloz; se puede usara mayor frecuencia.

Contadores Asíncronos

Como ya hemos explicado, en estos dispositi-vos, los pulsos a contar se reciben sólo en el pri-mer Flip-flop (el que almacena el bit menos signi-ficativo) y los Flip-flops siguientes son comanda-dos por el Flip-flop que lo precede en orden.

Para que podamos comprender el funciona-miento, en la figura 1 se da el circuito de un con-tador de módulo 16 que, por supuesto, tendrá cua-tro Flip-flops. En dicha figura se tiene que:

LSB - Bit menos significativo.MSB - Bit más significativo.

Cada Flip-flop de este circuito es disparado porlos flancos negativos de los pulsos de reloj.

DISEÑO DE

CIRCUITOS SECUENCIALES

TÉCNICAS DIGITALES


Los biestables utilizados sonFlip-flop J-K con sus entradasunidas, lo que arroja como resul-tado Flip-flops tipo T disparadospor flancos negativos. Si tene-mos en cuenta la tabla de verdadde un Flip-flop T.

–––––––––––––T Q+1

–––––––––––––1 Q0 Q

–––––––––––––

Se deduce que, si T está conun nivel bajo, la salida no cam-bia; si está con un nivel alto, la salida cambiacuando se produce un flanco negativo de la señalde reloj.

En el circuito de la figura 1, al estar todas lasentradas J-K en un nivel "1" lógico, significa quecada vez que se produce un flanco negativo de re-loj, el Flip-flop cambia de estado.

La salida del FF1 dispara el segundo (FF2) porsu entrada de reloj; la salida de FF2 dispara a FF3y la salida de FF3, a su vez, dispara FF4. Tene-mos, entonces, que un pulso aplicado a la entradade reloj del FF1 se propagará de un Flip-flop aotro hasta que llegue al último de la serie. Por es-te motivo, a este tipo de contadores también se losllama contadores serie.

La tabla de verdad que grafica el funciona-miento detallado es la siguiente:

––––––––––––––––––––––––––––––––––––MSB LSB VALOR

8 4 2 1 DECIMAL––––––––––––––––––––––––––––––––––––

0 0 0 0 00 0 0 1 10 0 1 0 20 0 1 1 30 1 0 0 40 1 0 1 50 1 1 0 60 1 1 1 71 0 0 0 81 0 0 1 91 0 1 0 101 0 1 1 111 1 0 0 121 1 0 1 131 1 1 0 141 1 1 1 15

En la tabla dada, que corresponde a un códigobinario (de peso 8421) vemos que, para realizarlacon un circuito secuencial, el segundo Flip-flop(FF2) debe cambiar cuando el primero pasa de 1 a0 (flanco negativo).

- El FF3 cambia cuando el FF2 pasa de 1 a 0.- El FF4 cambia cuando el FF3 cambia de 1 a 0.

En el circuito lógico esto está contemplado de-bido a que la salida Q de cada Flip-flop está co-nectada a la entrada de reloj del siguiente Flip-flop; dicho de otra manera: es la mitad de la delFlip-flop anterior.

En la figura 2 se da el diagrama de tiempos co-rrespondiente a este contador.

Es importante notar que los requisitos de velo-cidad de conteo no son los mismos para los cuatroFlip-flops.

Así por ejemplo, si los pulsos a contar tienenuna frecuencia de 10MHz (0,1 microsegundos en-tre los pulsos de entrada), el FF1 debe poder ope-rar a 10MHz; en cambio, el FF2 operará a 5MHz,

Figura 1

Figura 2

DISEÑO DE CIRCUITOS SECUENCIALES


el FF3 a 2,5MHz y así sucesivamente. La etapa nque da el bit más significativo (MSB) operará unafrecuencia de:

fCKfn = ——————

2n-1

El esquema del contador visto tiene un conteoascendente. Si lo hacemos descendente (15 a 0),observando la tabla del código binario (de peso8421) vemos que el FF2cambia cuando el FF1 pasaa 0 a 1 (flanco positivo). ElFF3 cambia cuando el FF2pasa de 0 a 1. El FF4 cam-bia cuando el FF3 cambiade 0 a 1.

Como los Flip-flops delesquema que estamos anali-zando son disparados porflancos negativos, lo quehacemos en el contadordescendente es utilizar lasalida Q en lugar de la sali-

da Q. El contador se lee porQ; lo que cambia es que lospulsos que se aplican a lasentradas de reloj son toma-dos de la salida Q.En la figura 3 se ha dibujadoel diagrama lógico de uncontador descendente demódulo 16, cuyo diagramade tiempos se muestra en lafigura 4.En los diagramas de tiempoque estamos analizando, lassalidas de los Flip-flops sonlas salidas Q.Si bien podemos profundizaren el tema, continuaremoscon el análisis de los conta-dores sincrónicos para poderdar pautas de diseño de cir-cuitos secuenciales.

Contadores Síncronos

Estos contadores también sebasan en la utilización de los mismos Flip-flop J-K con las entradas unidas (Flip-flop T) que vimospara los asincrónicos. Su diferencia es que los pul-sos de reloj, que en definitiva son los que se debencontar, se aplican a todas las entradas de reloj enforma simultánea y, por lo tanto, todos los Flip-flops cambian de estado al mismo tiempo (de ma-nera síncrona).

En la figura 5 se da el circuito lógico de uncontador síncrono ascendente de módulo 16.

Las entradas J-K de los FF2, FF3 y FF4 están

Figura 3

Figura 4

Figura 5

TÉCNICAS DIGITALES


conectadas a las salidas Q del FF anterior que hayen la cadena del contador. Dicha unión se efectúaa través de compuertas AND. Por ejemplo, las en-tradas J-K del FF4 están conectadas a través deuna compuerta AND a las salidas Q de los FF3,FF2 y FF1, es decir, todos los Flip-flops anterioresal FF4. Esto significa que cada Flip-flop cambiaráde estado cuando la compuerta AND, que se apli-ca a las entradas J-K, tenga a su salida un "1", yesto se produce cuando las salidas Q de todos losFlip-flops anteriores de la cadena están en el esta-do lógico "1" (recordemos que en un Flip-flop T lasalida cambia de estado cuando en su entrada hayun nivel lógico alto).

Si recurrimos a la tabla del código binario (depeso 8421) podemos deducir que el FF1 debecambiar "siempre", por lo cual su entrada J-K de-be estar en "1".

- El FF2 cambia siempre que el FF1 esté en "1". - El FF3 cambia siempre que los FF2 y FF1 ten-

gan un "1" a su salida. - El FF4 cambia siempre que los FF3, FF2 y

FF1 tengan un "1" a su salida.

En forma análoga a lo que vimos en los conta-dores asíncronos, para realizar un contador des-cendente (15 a 0) se conectan las entradas J-K decualquier Flip-flop mediante compuertas AND ala salida Q de todos los Flip-flops que los prece-den.

Debido a que todos los Flip-flops reciben lospulsos de reloj al mismo tiempo y cambian de es-tado al mismo tiempo, el retardo total del contador(independientemente de la calidad de Flip-flopsque se empleen) es igual al tiempo de propagaciónde un solo Flip-flop (en el esquema anterior hayque considerar además el tiempo de propagaciónde la compuerta AND), lo que hace que estos dis-positivos sean más veloces.

La frecuencia máxima de reloj del contador es:

1fmáx. = ––––––––––––––––––––––––––––––

tp de un FF + tp de una compuerta

Si el tiempo tp de un FF y del contador poseelos siguientes valores:

- tp de un FF = 40 ns y - tp de una compuerta = 10 ns

1fmáx. = ––––––––––– = 20 MHz

50 ns

La frecuencia máxima será:

1fmáx. = ––––––––––––––––––––––

tp de un FF x n

donde: n = Cantidad de Flip-flops.

Por lo tanto, para el contador visto, que tienecuatro Flip-flops, y considerando también un tp =40 ns, la frecuencia máxima es:

1 1fmáx. = –––––––– = –––––––––– = 6,66 MHz

40 ns x 4 160 ns

Se deduce entonces que para los contadoressíncronos, la frecuencia máxima de trabajo es mu-cho mayor que la correspondiente a un contadorasincrónico. Además, todas las salidas cambian si-multáneamente.

Entre las desventajas, podemos decir que loscontadores asíncronos necesitan muchas máscompuertas lógicas y por lo tanto son más com-plejos. Además, si se observa el esquema del con-tador síncrono, se ve que la última compuertaAND tiene tres entradas. A medida que se agreganFlip-flops, como consecuencia de tener que contaruna palabra de mayor módulo, aumenta la canti-dad de compuertas AND y la cantidad de entradasde la última compuerta AND. Pero, si bien aumen-ta la complejidad del circuito, es importante des-tacar que la frecuencia máxima está dada siemprepor el tp de un sólo Flip-flop más el tp de unacompuerta.

En la figura 6 se da el esquema lógico de uncontador síncrono ascendente de módulo 128(conteo 0 a 127). Este contador sincrónico ascen-dente está constituido por siete Flip-flops y 5compuertas AND, donde la última de estas com-puertas posee 6 entradas.

En síntesis, debemos destacar lo siguiente:

- A medida que aumenta el módulo del conta-dor, aumenta la cantidad de Flip-flops y de com-puertas AND, como así también la cantidad de en-tradas de la última compuerta AND.



Contadores Síncronos con Acarreo

Una forma de simplificar el circuito lógico deun contador sincrónico consiste en utilizar com-puertas conectadas en serie, entre las salidas y lasentradas J-K de cada Flip-flop.

En la figura 7 se da el esquema lógico simpli-ficado de un contador sincrónico ascendente demódulo 16 con transporte serie.

Este esquema corresponde a un contador sín-crono ascendente de módulo 16 con transporte se-rie. También suele llamarse contador sincrónicocon acarreo. Este contador sigue siendo síncronoen el sentido de que todos los Flip-flops cambiande estado al mismo tiempo, pero la conexión entrelas entradas J y K de cualquier Flip-flop y las sa-lidas Q de todas las anteriores se realiza mediantecompuertas AND que están en serie, en lugar deestar en paralelo como en el contador síncronovisto anteriormente.

Los distintos Flip-flops llevan compuertas

AND, excepto el primero y el último. La ventajacon respecto al contador síncrono con transporteparalelo radica en que el circuito es más simple,teniendo las compuertas AND menos entradas queen el caso paralelo.

El tiempo de propagación de las compuertasAND es acumulativo y la fmáx. se ve reducida,comparada con los contadores síncronos contransporte paralelo. Esto constituye una desventa-ja del transporte serie.

La frecuencia máxima de operación de estecontador se calcula como:

1fmáx. = ––––––––––––––––––––––––––––––––––

tp de un FF + tp de (n - 2) compuertas

donde n es la cantidad de Flip-flops.A medida que aumenta el módulo del contador,

aumenta el tp, y se ve limitada la ventaja con res-pecto a la velocidad de los contadores síncronos,

que disminuye respecto de losasíncronos.

Contador Síncrono Ascendente-Descendente

La figura 8 esquematiza un con-tador sincrónico ascendente-des-cendente con transporte serie.Las características de los conta-dores síncronos ascendentes y lasde los contadores síncronos des-cendentes se pueden combinar en

Figura 6

Figura 7

TÉCNICAS DIGITALES


un solo contador ascendente-descendente (up-down). Mediante una señal de control C, se selec-ciona si el conteo es ascendente o descendente. Lafunción de dicha señal es la siguiente:

Si C = 1 Se realiza una cuenta ascendente contransporte serie.

Si C = 0 La cuenta es descendente, tambiéncon transporte serie.

La frecuencia máxima se calcula:

1fmáx. = –––––––––––––––––––––––––––––––––––

tp de un FF + tp de una compuerta x 2 (n - 1)

donde n es la cantidad de Flip-flops.El circuito de la figura 8 corresponde a un con-

tador ascendente-descendente con transporte se-rie. El diagrama de un contador ascendente-des-cendente con transporte paralelo se muestra en lafigura 9. En este circuito, la función de la señal Ces la que describimos a continuación:

Figura 8

Figura 9



Si C = 1, se efectúa la cuenta en forma ascendente.Si C = 0, la cuenta es descendente.

Diseño de Circuitos SecuencialesMapa de Karnaught

Cuando hablamos de diseñar circuitos especia-les, nos referimos a poder obtener un dispositivocapaz de efectuar cuentas con módulos distintos al8421, poder obtener una secuencia en anillo, con-tar con un dispositivo que efectúe una determina-da función cuando se sigue una secuencia, etc.

Para encarar las nociones de diseño, es necesa-rio recordar algunos conceptos:

- Un contador de módulo m es aquel que tienem estados diferentes; puede ser síncrono o asín-crono. Estos contadores contienen los circuitosnecesarios para controlar la cantidad m de estadosque se desea obtener. Por ejemplo, es muy utiliza-do el contador BCD natural (conteo de 0 a 9), cu-yo módulo es 10.

Este contador se realiza con cuatro Flip-flops yla lógica necesaria para que vuelva a "0", cuandoel conteo llegue a 9.

De la misma manera, podemos implementar eldiseño de un contador de módulo 12, que se reali-za con 4 Flip-flops y la lógica necesaria para que,cuando el conteo llegue a 12, vuelva a 0.

Si bien los contadores de códigos 8421 son losmás populares por ser los más sencillos de reali-zar, ya que utilizan un mínimo número de com-puertas para interconectar los Flip-flops, todos loscontadores síncronos y asíncronos pueden cons-truirse para contar en un código diferente al 8421.

La base de cualquier contador es una combina-ción adecuada de Flip-flops. La única diferenciaentre un contador binario de pesos 8421 y cual-quier otra secuencia está dada por la lógica utiliza-da en la interconexión de los Flip-flops.

Para la implementación de un contador de có-digo determinado, se debe diseñar la lógica de in-terconexión correspondiente, como veremos se-guidamente.

La estructura básica de un contador es la de unconjunto de Flip-flops interconectados.

Un Flip-flop es un circuito secuencial cuyafunción puede determinarse a través de la tabla deverdad. También puede darse su funcionamientoa través de la función o ecuación característica delFlip-flop y con el objeto de encarar el diseño de

nuevos contadores, vamos a "buscar" la ecuacióncaracterísticas de los Flip-flops vistos, comenzan-do por el R-S.

Obtención de la Ecuación Característica de un Flip-flop R-S

Para poder comprender el desarrollo que va-mos a efectuar, es necesario que el lector tenga co-nocimientos sobre simplificación de funcionesmediante "Mapa de Karnaugh".

No es objeto de esta obra dar una explicacióndetallada sobre el tema, dado que el mismo es ob-jeto de otras obras y no hace al concepto de estepunto. Sin embargo, haremos un análisis sencilloa los efectos de que el tema pueda comprenderseen su totalidad. Como primera medida, para la ob-tención de la función característica de un FF R-S,recordemos su tabla de verdad:

–––––––––––––––––––––––––––––––––––––S R Q Q+1––––––––––––––––––––––––––––––––––––– 0 0 0 0 NO CAMBIA0 0 1 1––––––––––––––––––––––––––––––––––––– 0 1 0 0 PONE UN "0"0 1 1 0––––––––––––––––––––––––––––––––––––– 1 0 0 1 PONE UN "1"1 0 1 1––––––––––––––––––––––––––––––––––––– 1 1 0 X NO PERMITIDO1 1 1 X––––––––––––––––––––––––––––––––––––– De esta tabla se deduce la ecuación caracterís-

tica. Para ello se representa esta tabla en un mapade Karnaugh y se agrupan todos los "1" corres-pondientes, tal como se muestra en la tabla 1.

TÉCNICAS DIGITALES


Del mapa de Karnaugh, si agrupamos los dos"1" verticales que corresponden a la columna "01"(R = 0 o R y Q = 1) y agrupamos los dos "1" y lasdos "X" horizontales que corresponden a la fila"1" (S = 1), surge que la ecuación característica es:

Q+1 = S + RQ

Las "X" las tomamos agrupadas junto con los"1" dado que es una combinación prohibida y nospermite obtener una ecuación simplificada.

La ecuación característica nos dice que el pró-ximo estado que toma la salida Q es un "1" cuan-do S = "1" o cuando R = 0 y Q = 1.

Función Característica del Flip-flop J-K

De la misma forma que antes, damos en primerlugar, la tabla de verdad del FF J-K:

–––––––––––––––––––––––––––––––––––J K Q Q+1––––––––––––––––––––––––––––––––––– 0 0 0 0 NO CAMBIA0 0 1 1––––––––––––––––––––––––––––––––––– 0 1 0 0 PONE UN "0"0 1 1 0––––––––––––––––––––––––––––––––––– 1 0 0 1 PONE UN "1"1 0 1 1––––––––––––––––––––––––––––––––––– 1 1 0 1 CAMBIA1 1 1 0–––––––––––––––––––––––––––––––––––

De la tabla de verdad, surge que la salida toma-rá el estado lógico "1" cuando:

J = 0, K = 0 y Q = 1 yJ = 1, K = 0 y Q = 0 yJ = 1, K = 0 y Q = 1 yJ = 1, K = 1 y Q = 0

Para encontrar la ecuación característica debe-rían transportarse al mapa de Karnaugh los "1", alos casilleros correspondientes, luego se los debeagrupar y obtener las combinaciones de los esta-dos agrupados. Luego, con dicha ecuación carac-terística se puede implementar la función que re-presenta al FF J-K con compuertas lógicas. Por lo

tanto, en la tabla 2, se han trasladado los "1" de di-cha tabla de verdad:

La ecuación característica es:

Q+1 = JQ + KQ

Esta ecuación nos dice que podemos obtenerun FF J-K a partir de tres compuertas; dos com-puertas AND con una entrada negada y una com-puerta OR, tal como se muestra en la figura 10.

Función Característica del Flip-flop T

La tabla de verdad de este FF es:

–––––––––––––––––––––––T Q Q+1––––––––––––––––––––––– 0 0 00 1 11 0 11 1 0–––––––––––––––––––––––

A simple vista se observa que en este caso nose pueden agrupar "1" con el objeto de simplificarla función y así utilizar pocas compuertas para eldiseño lógico. Sin embargo, a los fines didácticos,

Figura 10



vamos a construir el mapa de Karnaugh tal cualcomo se observa en la tabla 3.

La ecuación característica es:

Q+1 = TQ + TQ = T ⊕⊕ Q

Esta ecuación nos dice que el próximo estadode la salida Q es un "1" cuando T = 1 AND Q = 0OR cuando T = 0 AND Q = 1

De la misma manera podemos conseguir laecuación característica de cualquier otro dispositi-vo, así por ejemplo, la ecuación característica delFF D es:

D = Q+1

Para diseñar un contador sincrónico, primerodebemos elegir qué tipo de FF vamos a utilizar yluego saber cuántos biestables serán necesarios,para ello se debe saber cuál es el módulo del con-tador, luego se debe cumplir que:

2n ≥ M

n: cantidad de Flip-flops.M: módulo del contador.Por ejemplo: si M = 10, entonces n = 4si M = 128, entonces n = 7

Una vez conocido el tip de FF y la cantidad ne-cesaria, se debe realizar la tabla de verdad del fun-cionamiento del contador, en la cual se muestra elprimer estado lógico que han de tomar los Flip-flops después de cada pulso y en función del esta-do actual del Flip-flop. Al alcanzar el estado co-rrespondiente a la máxima capacidad de conteo, elcontador vuelve al estado inicial.

Luego, a partir de los mapas de Karnaugh sededuce la ecuación de cada Flip-flop.

Por último, se compara la ecuación anteriorcon la ecuación característica del Flip-flop utiliza-do y se deduce la expresión lógica de las entradasdel mismo.

Diseño de un Contador BCD Natural

Este contador debe poder contar de 0 hasta 9 yuna vez que llega al último número, se vuelve acero con la próxima cuenta.

- En primer lugar seleccionamos FF J-K paranuestro dispositivo.

- Como el contador tiene un módulo 10 se de-be cumplir que:

2n ≥ 10luego, n = 4

- Buscamos ahora la tabla de verdad del con-tador que estamos diseñando, para ello, a conti-nuación, presentamos una tabla con estados ac-tuales o presentes y otra con los estados siguien-tes a una cuenta o estados futuros:

–––––––––––––––––––––––––––––––––––––––––––––––––––––––– ESTADO ACTUAL PROXIMO ESTADO

Q3 Q2 Q1 Q0 Q+3 Q+2 Q+1 Q+0––––––––––––––––––––––––––––––––––––––––––––––––––––––––0 0 0 0 0 0 0 10 0 0 1 0 0 1 00 0 1 0 0 0 1 10 0 1 1 0 1 0 00 1 0 0 0 1 0 10 1 0 1 0 1 1 00 1 1 0 0 1 1 10 1 1 1 1 0 0 01 0 0 0 1 0 0 11 0 0 1 0 0 0 01 0 1 0 X X X X1 0 1 1 X X X X1 1 0 0 X X X X1 1 0 1 X X X X1 1 1 0 X X X X1 1 1 1 X X X X––––––––––––––––––––––––––––––––––––––––––––––––––––––––En las tablas que acabamos de construir, Q3,

Q2, Q1, Q0 representan el estado actual de la sali-da Q de los 4 Flip-flops numerados respectiva-mente como 3, 2, 1 y 0; mientras que Q+3, Q+2,Q+1, Q+0 representan el "próximo" estado que to-

TÉCNICAS DIGITALES


mará la salida Q de los 4 Flip-flops que hemos nu-merado respectivamente como 3, 2, 1, y 0.

Cuando el estado actual de los 4 Flip-flops es0000 (corresponde al decimal 0), el próximo esta-do es 0001 (que corresponde al decimal 1); cuan-do ese estado es 0001 (decimal 1), el próximo es-tado es 0010 (que corresponde al decimal 2), y asísucesivamente. Cuando el estado actual del conta-dor sea 1001 (que corresponde al decimal 9) elpróximo estado será 0000 (decimal 0); es decir, sevuelve al estado inicial.

Debemos ahora construir los diferentes mapasde Karnaugh para cada uno de los cuatro FF queposee nuestro contador. Comenzamos con el FF,cuya salida será Q0 cuyo estado siguiente hemosdenominado Q+0. Para el Flip-flop numerado co-mo 0 se obtiene Q+0:

Se deduce que:

Q+0 = Q0

De la misma manera procedemos para el se-gundo FF que hemos identificado como Q1 cuyoestado siguiente (salida para nosotros) será Q+1.Vea la tabla 5.

En este caso, se pueden agrupar dos "1" quecorresponden a los dos primeros casilleros de lasegunda fila. En dichos casilleros, la única varia-ble que cambia de un "1" respecto del otro es Q2.Para ambos "1" se cumple que:

Q0 = 1 (Q0), Q1 = 0 (Q1), Q3 = 0 (Q3)

Y, tal como dijimos, el estado de Q2 es el úni-co que cambia entre un casillero y el otro, por lotanto, para ese grupo la ecuación será:

Q0 Q1 Q3

Para el otro grupo de cuatro "1" será:

Q0 Q1

Por lo tanto la ecuación característica de estesegundo FF será:

Q+1 = Q0 Q1 + Q0 Q1 Q3

Damos en las tablas 6 y 7 los mapas correspon-



dientes al tercer y cuarto Flip-flop respectivamente:

Haciendo el análisis correspondiente, de las ta-blas anteriores, surge que las ecuaciones caracte-rísticas de los últimos dos FF de nuestro contadorBCD serán:

Q+2 = Q0Q2 + Q0Q1Q2 + Q1Q2

Q+3 = Q0Q1Q2 + Q0Q3

En esta última ecuación podríamos considerarun solo "1" en el grupo de la tercera columna (veatabla 7), dado que la X puede tomar el valor "0" o"1". A los fines de dar un ejemplo que contenga to-das las posibilidades, si consideramos el mapa co-mo acabamos de sugerir, la ecuación característi-ca del último FF queda:

Q+3 = Q0Q1Q2Q3 + Q0Q3

Note que, al considerar un grupo de un solo"1", la cantidad de variables correspondientes aese "1" aumenta; de ahí la necesidad de agrupar lamayor cantidad de "1", dado que al implementar elcircuito serán necesarias compuertas de menorcantidad de entradas. Por todo lo dicho, las ecua-ciones correspondientes a los cuatro FF son:

Para FF0, Q+0 = Q0

Para FF1, Q+1 = Q0 Q1 Q3 + Q0 Q1

Para FF2, Q+2 = Q0 Q2 + Q0 Q1 Q2 + Q1 Q2

Para FF3, Q+3 = Q0 Q1 Q2 Q3 + Q0 Q3

Vamos ahora, a comparar las ecuaciones obte-

nidas con la ecuación característica del Flip-flopJ-K, igualando los coeficientes de las variables Qy Q correspondientes a J y K respectivamente.

Recuerde que:

Q+1 = JQ + KQ

Para FF0 será:J0 = 1K0 = 0, o lo que es lo mismo: K0 = 1

Para el FF1:J1 = Q0 Q3K1 = Q0

Para el FF2:J2 = Q0 Q1K2 = Q0 + Q1

Luego, aplicando leyes del álgebra digital, setiene:

K2= Q0 . Q1

Para el FF3:J3 = Q0 Q1 Q2K3 = Q0

Con estas cuatro ecuaciones, podemos cons-truir el circuito de nuestro contador, cuyo esquemase muestra en la figura 11. Las compuertas ANDque interconectan los Flip-flops limitan el conteoa módulo 10; es decir, cuenta desde "0" hasta "9".En la siguiente tabla se detalla la forma en que serealiza la cuenta:

–––––––––––––––––––––––––––––––––––F3 FF2 FF1 FF0 CONTEO––––––––––––––––––––––––––––––––––– 0 0 0 0 00 0 0 1 10 0 1 0 20 0 1 1 30 1 0 0 40 1 0 1 50 1 1 0 60 1 1 1 71 0 0 0 81 0 0 1 9–––––––––––––––––––––––––––––––––––

Partimos de un contador binario del tipo"8421", ya visto; cuando el contador llega a la

TÉCNICAS DIGITALES


cuenta 1001 (que corresponde al decimal 9), conel próximo pulso, nuestro contador de módulo 10,debe retornar a 0000 (que corresponde al decimal0). Esto se consigue interconectando los Flip-flopsmediante las compuertas AND. Para mantener elFF1 en el estado lógico 0, en el siguiente pulso dereloj que viene detrás del estado 1001 (decimal 9)la salida Q del FF3 se conecta a la entrada de lacompuerta AND 1. En este instante la salida Q delFF3 es un "0" y, por lo tanto, las entradas J y K delFF1 son "0"; el FF1 no cambia de estado con elpróximo pulso de reloj. Ahora bien, para hacerque la salida Q del FF3 pase a "0", la salida Q delFF0 se conecta directamente a K del FF3. Esto ha-ce que la entrada K pase continuamente de un es-tado alto a otro bajo, de modo alternativo y, por lotanto, el FF3 se mantiene en "0". Cuando se reali-za la cuenta del decimal 7, todas las entradas de lacompuerta AND 3 pasan al estado"1" y aparece unnivel alto, tanto en J como en K del FF3. Por con-siguiente, en el próximo pulso de reloj, el FF3 pa-sa a 1 (conteo decimal 8). Este estado "1" perma-nece después de que tiene lugar el pulso de relojposterior (conteo decimal 9), ya que ahora la sali-da Q del FF0 es un "0", suprimiendo así el estadológico "1", tanto en J como en K del FF3. Para elconteo del decimal 9, Q del FF0 pasa a "1" otravez y, por lo tanto, el FF3 tiene K alta y J baja. Deesta manera, con el siguiente pulso de reloj, el FF3retorna nuevamente a "0".

Contadores en Anillo

En el capítulo anterior analizamos los registrosde desplazamiento. En esa oportunidad vimos quelos datos en las entradas se pueden cargar en serie

o en paralelo y de la mis-ma manera se pueden ob-tener en sus respectivassalidas.Agregando algunas com-

puertas lógicas a un regis-tro de desplazamiento selo puede transformar enun contador en anillo. Es-te dispositivo es simple-mente un registro de des-plazamiento de rotación;es decir, un registro cuyasalida está conectada a su

entrada.Existen muchas formas de construir un conta-

dor en anillo y los usos que puede tener van desdecircuitos secuenciales para efectos lumínicos es-peciales, hasta cerraduras con claves secretas deseguridad.

De la misma manera que hemos explicado có-mo se diseña un contador de módulo y secuenciadeterminada, también podemos "diseñar" conta-dores en anillo e, incluso a partir de un contadoren anillo se puede obtener un equipo que realiceotro tipo de cuentas (contador BCD, contadorJohnson, etc).

A los fines prácticos, en la figura 12 se da elcircuito correspondiente a un contador en anillocon cuatro FF J-K que responde a la siguiente ta-bla de verdad:

–––––––––––––––––––––––––––––––––––––ESTADO FLIP-FLOP

1 2 3 4––––––––––––––––––––––––––––––––––––– PRECARGA 1 1 0 0 0

2 0 1 0 03 0 0 1 04 0 0 0 11 1 0 0 0

–––––––––––––––––––––––––––––––––––––

El contador en anillo se "carga" normalmentecon un "1" en el primer Flip-flop y con "0" en to-dos los demás (se llama precarga). Después, me-diante los pulsos de reloj, se hace circular el bit"1" a través de todos los FF del registro.

Como consecuencia de esto, el contador obtie-ne una serie de combinaciones lógicas en sus sali-das que pueden utilizarse para clasificar un equi-po u otros circuitos lógicos por medio de diferen-

Figura 11



tes operaciones. Además de losusos ya citados, los contadoresen anillo se utilizan en compu-tadoras, en decodificadores y enotras aplicaciones.

Una ventaja interesante deestos contadores es que, contra-riamente a lo que sucede enotros dispositivos, no precisandecodificación, ya que cual-quier línea de salida puede co-nectarse directamente al dispo-sitivo o circuito que va a acti-varse. Una limitación del conta-dor en anillo es que, por ejem-plo, un contador de 4 bits sólopuede generar 4 estados únicos,a diferencia de los otros conta-dores vistos, que con 4 bits pue-den generar 16 estados diferen-tes. Esto significa que un conta-dor en anillo tiene n estados, pe-ro un contador binario de peso8421 tiene 2n estados, siendo nel número de Flip-flops. Dicho de otra manera, uncontador en anillo tiene n secuencias; es decir, pa-ra contar, por ejemplo, 10 secuencias, se necesitan10 Flip-flops.

Con una ligera modificación, el contador enanillo se transforma en un contador Johnson.

La diferencia fundamental es que la salida Qdel último Flip-flop se vuelve a conectar a la en-trada J del primer Flip-flop, tal como se muestraen la figura 13.

Un contador Johnson tiene 8 estados (cuentade 0 a 7 en decimal), que responden a la siguientetabla:

–––––––––––––––––––––––––––––––––––DIGITO FLIP-FLOP

DECIMAL 4 3 2 1–––––––––––––––––––––––––––––––––––

0 0 0 0 01 0 0 0 12 0 0 1 13 0 1 1 14 1 1 1 15 1 1 1 06 1 1 0 07 1 0 0 0

––––––––––––––––––––––––––––––––––– 0 0 0 0 0

A la salida de nuestro contador necesitaremosdecodificadores para poder obtener los diferentesestados que muestra en la tabla anterior. De ella sededuce que:

"0" = Q1Q4"1" = Q1Q2"2" = Q2Q3"3" = Q3Q4"4" = Q1Q4"5" = Q1Q2"6" = Q2Q3"7" = Q3Q4

Evidentemente, esta decodificación se puederealizar con compuertas AND, tal como muestra lafigura 14. Como consecuencia de la realimenta-ción de la salida invertida con la entrada, el conta-dor pasa por 2 x n estados diferentes, siendo n elnúmero de Flip-flops que hay en el contador. En elcircuito analizado hay 4 Flip-flops y 8 estados di-ferentes. Esta es una ventaja con respecto al con-tador en anillo que vimos anteriormente, ya quetiene el doble de estados posibles.

- El contador Johnson tiene el doble de estadosque el contador en anillo y la mitad de estadosque un contador binario de peso 8421.

Figura 12

Figura 13

TÉCNICAS DIGITALES


La desventaja delcontador Johnson, conrespecto al contador enanillo, es que necesitaun decodificador paradar una señal indepen-diente para cada uno delos 2 x n estados.

El código Johnsonmás empleado tiene 5bits. En la siguiente ta-bla damos los corres-pondientes valores endecimal:

–––––––––––––––––––––––––––––––––––DIGITO FLIP-FLOPDECIMAL 5 4 3 2 1–––––––––––––––––––––––––––––––––––

0 0 0 0 0 01 0 0 0 0 12 0 0 0 1 13 0 0 1 1 14 0 1 1 1 15 1 1 1 1 16 1 1 1 1 07 1 1 1 0 08 1 1 0 0 09 1 0 0 0 0

–––––––––––––––––––––––––––––––––––

Aplicaciones de los Contadores

Una aplicación interesante de los contadores seefectúa en temporizadores de períodos prolonga-dos, en los cuales se divide la frecuencia de unaseñal generada por un oscilador, mediante la cuen-ta de pulsos en dispositivos como los que hemosanalizado.

En la próxima sección, describiremos uncircuito que hace uso de un contador CMOSdigital para “contar” gran cantidad de pulsos y asíobtener tiempos prolongados.

******************

Figura 14

LIVEWIREExperimente con Circuitos para Saber Cómo Funcionan sin Tener que Montarlos RealmenteLivewire es un “Laboratorio Virtual” que permite hacer simulaciones virtuales empleando animación y sonido que demuestran los principios de funcionamiento delos circuitos electrónicos, teniendo la oportunidad de visualizar qué ocurre con el desempeño del circuito cuando se realiza alguna modificación.Dicho de otra forma, si Ud. quiere montar un circuito y no está seguro de que va a funcionar, primero dibújelo con el Livewire y averigue cómo se comporta (sinnecesidad de montar el circuito realmente y mucho menos, tener que comprar los componentes).Ud. cuenta con switches, transistores, diodos, circuitos integrados, bobinas, resistencias, capacitores y cientos de otros componentes que pueden ser conecta-dos para investigar los conceptos de voltaje, corriente y carga.No hay límites para el diseño de los circuitos, ni conexiones o componentes que fallen; puede interconectar cientos de componentes en un solo circuito y tampo-co hay límites en la cantidad de prototipos que se pueden simular.Si quiere saber cómo se comporta un circuito, simplemente debe “arrastrar” los componentes sobre un “tablero o documento” y los tiene que conectar siguiendopasos muy simples hasta formar el circuito que Ud. quiera. Una vez armado el circuito sobre dicho tablero tiene que seguir pasos muy simples para conectarleinstrumentos (osciloscopios, fuentes de alimentación, multímetros, frecuencímetros, etc.) y así ver cómo opera. Si se trata de un amplificador de audio, por ejem-plo, y le coloca una señal de entrada, podrá experimentar cómo reproduce el parlante. Es decir, trabajará en forma virtual como lo haría en el mundo real.

Este laboratorio virtual simulador de circuitos electrónicos posee las siguientes características:– Símbolos de circuitos y paquetes de componentes.– Herramientas para el diseño de circuitos inteligentes, que unen su circuito automáticamente mientras trabaja.– Produce la simulación de circuitos interactivos, tal como si trabajaran en el mundo real.– Permite la simulación realista de más de 600 componentes ya almacenados en el programa.– Posee instrumentos virtuales que incluyen osciloscopios y analizadores lógicos, que ayudan a la investigación y diseño de circuitos. También tiene multímetros, fuentes de alimentación y muchos otrosinstrumentos.– Produce la simulación realista de todos los componentes y si hace algo mal, éstos explotarán o se destruirán. Si conecta una lamparita de 12V sobre una fuente de 24V, podrá ver en pantalla cómo sequema dicha lámpara.– Ofrece publicaciones integradas de textos, gráficos y soporte para ortografía y gramática.– La simulación en tiempo real permite localizar y solucionar fallas.– Los circuitos que haya armado con el Livewire podrá ejecutarlos con el PCB Wizard para hacer el co-rrespondiente circuito impreso.

Precio Argentina $180.-

Precio México $600 M.N.

UK - 0003


1) Temporizador de Período Prolongado

Describiremos un temporizador que tiene ca-pacidad de controlar cargas, en intervalos que vandesde algunas decenas de minutos hasta cerca de36 horas. Se puede utilizar para la conexión delámparas de exteriores o escaparates, para el ac-cionamiento de dispositivos para piscinas, en laalimentación automática de animales en criaderos,en el riego de jardines o canteros de plantas, etc.

Concretamente, la precisión no puede ser con-siderada el punto fuerte de este ejemplo de aplica-ción, pues la base de tiempo será ajustada manual-mente. Así, una variación de apenas 1% en el ajus-te, que en aplicaciones normales es perfectamentetolerable, en un ciclo de 36 horas de temporiza-ción significará una variación de aproximadamen-te 21 minutos. En una aplicación crítica, como uncontrol de proceso, esta variación tal vez no seaadmisible, pero en una aplicación doméstica co-mo, por ejemplo, la alimentación de animales o elriego de campos o llenado de floreros, no tendrámucha importancia.

Incluso considerando estas limitaciones, lasposibilidades de uso siguen siendo variadas y nu-merosas, principalmente teniendo en cuenta algu-nos recursos técnicos ofrecidos por el circuito.Dentro de estos recursos destacamos los siguien-tes:

- Accionamiento de la base de tiempo por lared y al mismo tiempo por pilas, lo que significaque en una falta de energía elciclo de conteo no será afecta-do: el circuito continuará mar-cando normalmente el tiempopara un accionamiento normalal fin del proceso, cuando laenergía se haya restablecido.

- Tres tipos de acciona-miento para las cargas o apa-ratos controlados.

El primer tipo de acciona-miento consiste en desconectaralgo al fin del intervalo progra-

mado. En esta modalidad, al desconectar el apara-to controlador, el temporizador también "se desco-necta", cortando su propia alimentación. Una apli-cación interesante para esta modalidad de opera-ción, con intervalos más cortos, es como el tempo-rizador de un televisor, desconectándolo en casoque usted se fuera y se lo olvide conectado.

El segundo tipo de accionamiento consiste enla activación de una carga al final del intervaloprevisto. El temporizador conecta esa carga des-pués del tiempo programado, manteniéndola co-nectada permanentemente. (Para que la misma seadesconectada debe hacerlo usted).

Finalmente, tenemos la aplicación con dobletemporización. En esta aplicación podemos co-nectar algo al final del tiempo programado, por untiempo determinado. Explicaremos mejor: pode-mos programar el aparato para conectar un motor,por ejemplo, al final de 24 horas y, en una segun-da programación, para que el mismo esté conecta-do durante 30 minutos. La segunda temporizaciónpuede ser ajustada entre algunos minutos hastacerca de 1 hora.

Las principales características del circuito, cu-yo diagrama en bloques se muestra en la figura 1,son las siguientes:

• Tensión de alimentación: 110V ó 220VCA (más 4 pilas).

• Corriente máxima de carga: 2A• Gama de tiempos de la primera tempori-

zación: 30 minutos hasta 36 horas.

MONTAJES CON

CIRCUITOS INTEGRADOS DIGITALES

Figura 1

TÉCNICAS DIGITALES


• Gama de tiempos de la segunda tempori-zación: 1 minuto hasta 1 hora.

• Escalas: 2• Modalidades de operación: 3• Número de circuitos integrados: 5.

Uno de los problemas de los temporizadores,que se basan exclusivamente en el integrado 555,es el intervalo máximo que se obtiene, que depen-de de las fugas de los capacitores empleados. Nor-malmente, los intervalos máximos que se consi-guen están alrededor de 1 hora.

Sin embargo, teniendo en cuenta que podemosusar un 555 como base de tiempo y multiplicar losintervalos con ayuda de circuitos propios, el pro-yecto de intervaladores para mayores tiempos sevuelve posible. Es lo que realiza en este circuito.Así, en el diagrama en bloques se observa que, enprimer lugar, existe un astable 555 que genera pul-sos intervalados a razón de 18 a 120 pulsos porminuto, lo que corresponde a frecuencias de 0,3 a2,0Hz.

En una primera fase, estos pulsos se dividenpor 10 en un integrado 4017, que consiste en uncontador de 10 etapas, bastante conocido y queresponde a las características del dispositivo queanalizamos anteriormente. Esto significa que en lasalida del 4017 (pin 11) obtenemos 1 pulso cada10 pulsos generados por el 555, lo que correspon-de a frecuencias de 0,03 a 0,2Hz o 1,8 a 12 pulsospor minuto.

Los pulsos rectangulares de este integrado seenvían a la etapa siguiente, que consiste en un in-tegrado 4040. Este integrado posee un contadorbinario de 12 etapas, capaz de hacer la división defrecuencias por números enteros de 2 hasta 4096.

Como podrá observar, hemos seleccionado,con fines prácticos, un circuito que posee tanto uncontador decimal como uno binario, del tipo delos analizados en este capítulo.

Teniendo en cuenta la división por 10 de la eta-pa con el 4017, podemos tener la división de lospulsos producidos por el 555 por valores hasta40.960, o sea, una ampliación de la capacidad detemporización de este componente de hasta40.960 veces, gracias a la acción de los contado-res.

De este modo, operando el 555 en una bandade frecuencias en que no existan problemas de fu-gas de los capacitores, pues no precisamos ni si-quiera emplear electrolíticos, llegamos fácilmente

a intervalos tan largos como de 36 horas.El cálculo de la temporización para elabora-

ción de la escala con las divisiones sucesivas del4017 y del 4040 es relativamente sencilla. Para sa-ber cómo hacer el ajuste para el punto de las 12horas, por ejemplo, basta proceder de la siguienteforma:

- a) Multiplicamos el tiempo en horas por 60para obtener los minutos. En nuestro caso: 12 x60 = 720 minutos.

- b) Dividimos el factor de multiplicación delcircuito por el tiempo en minutos, para encontrarla frecuencia del 555 en pulsos por minuto. En elcaso: 40.960 / 720 = 56,88 p.p.m.

- c) Para obtener este punto de la escala, bas-tará encontrar la posición del potenciómetro enque tengamos 56,88 pulsos por minuto. Un led co-nectado en la salida del 555 permite que este ajus-te se haga experimentalmente con la ayuda de unreloj o cronómetro común.

Para otros valores de tiempos de la escalas,aplicamos proporciones directas. Así, para 36 ho-ras tenemos 19 pulsos por minuto, y para 24 ho-ras, 28,4 pulsos por minuto.

Para los tiempos menores, se emplea una se-gunda escala, conmutándose el 4040 para una sa-lida en que tenemos la división por 1024. En estascondiciones, el factor de ampliación quedará en10.240, o sea, los tiempos de la primera escalaquedarán divididos por 4. Esto significa que, en elpunto en que obtengamos el ajuste para un ciclode 12 horas o 56,88 pulsos por minuto, tendremosen esta escala 3 horas de temporización.

Para un tiempo mínimo, en la primera escala,del orden de 6 horas, por ejemplo, tendremos untiempo mínimo de 1 hora y media (90 minutos) enla segunda escala.

Los pulsos de salida del 4040 en las dos esca-las se llevan a dos circuitos separados, selecciona-dos por la llave "modo" (S3) del circuito de la fi-gura 2.

En la posición en que la señal es llevada de Q2a Q3 (figura 2) tenemos el accionamiento simpledel relé, en dos modalidades seleccionadas por lallave S5. La primera modalidad es aquélla en quedesconectamos algo al final del tiempo programa-do y, la segunda, aquélla en que conectamos algoal final de la temporización.

En la posición en que la señal se aplica a la ba-

MONTAJES CON CIRCUITOS INTEGRADOS DIGITALES


Figura 2

TÉCNICAS DIGITALES


se de Q1, tenemos el disparo de un 555 (CI-4) enla configuración monoestable, con el tiempo deacción ajustado por P2.

En estas condiciones, el pulso de comando alfinal del tiempo programado hace que el relé ac-túe sobre la carga durante un tiempo que dependedel ajuste de P2 y del valor de C5. Podemos ajus-tar el potenciómetro para proporcionar intervalosde 1 minuto hasta cerca de 1 hora. El capacitor C5podrá ser alterado en caso que desee otros interva-los, pero siempre debe ser de buena calidad paraque las fugas no afecten el funcionamiento del cir-cuito.

La fuente de alimentación tiene por base un re-gulador de tensión µA7806 y un conjunto de pilas.

Con la tensión de la fuente disponible, las pilasno proporcionan corriente a la carga pero, en casode falta de energía, las pilas entran en acción, pro-porcionando apenas energía al 555, que sirve debase de tiempo, y a los divisores, que presentan unconsumo de corriente bastante bajo. Así, en casode un corte de energía, la temporización continúanormalmente con el accionamiento del relé al fi-nal del tiempo programado, sin problemas.

En el corte de energía, la alimentación de laetapa de accionamiento del relé también se corta,salvo que utilicemos un sistema de energía alter-nativa que no brindamos porque no es objeto deesta explicación.

El diagrama completo del temporizador de pe-ríodo largo aparece en la figura 2 de la página si-guiente.

En el proyecto se pueden utilizar relés del tipoMC2RC1 (Microrrelé Metaltex), con capacidadde corriente de hasta 2 amperes por contacto, pe-ro en caso de necesidad, el diseño puede alterarsefácilmente para alimentar otros tipos de relés.

Para los integrados sugerimos adoptar basesDIL y el CI-5 debe dotarse de un pequeño disipa-dor de calor, para la confección de la placa de cir-cuito impreso no es necesario adoptar considera-ciones especiales, dado que no manejamos señalesde alta frecuencia.

Una alteración posible para el proyecto seríacambiar el relé de 6V por uno de 12V y la alimen-tación por una batería de la misma tensión, en cu-yo caso se podrían usar unidades de automóviles omotos, inclusive para el accionamiento de la car-ga. En este caso el circuito sería alimentado poruna única batería de 12V y ya no por la red local.

En caso de utilizar la red eléctrica, se puede

hacer una fuente de alimentación de onda comple-ta, con transformador con punto medio, con bobi-nado primario de 110V y secundario de 9+9V con,por lo menos, 500mA de corriente.

El capacitor electrolítico C6, de 1000µF, tieneuna tensión de trabajo de, por lo menos, 16V,mientras que C2, C3 y C5 pueden tener tensionesa partir de 6V.

En la base de tiempo, donde se exige un capa-citor de buena calidad, optamos por uno de poliés-ter de 1µF. Con este valor, la escala sugerida parael aparato es prácticamente directa. Sin embargo,se pueden usar valores en la banda de 470nF a1µF, con una calibración correspondiente que lle-va una nueva escala.

Los resistores son todos de 1/8 ó 1/4W, y losdiodos pueden ser tanto los 1N4002 como equiva-lentes de mayor tensión. Para D5 cualquier diodode uso general sirve, incluso los 1N4002. El led esdel tipo común, no siendo componente crítico.Además de monitorear el funcionamiento del apa-rato, también sirve para su calibración.

Los dos potenciómetros deben ser lineales debuena calidad, pues de ellos va a depender la pre-cisión de la escala principal y de la escala de la se-gunda temporización.

Para los transistores podemos usar los BC548o cualquier otro equivalente de uso general NPN,como los BC237, BC238, BC547, etc.

Para el fusible de 5A se debe usar un soporteapropiado, así como para las pilas.

Como el aparato tiene dos sectores, uno quetrabaja con baja tensión y otro que trabaja con latensión de la red, es importante tener mucho cui-dado en el montaje para que no se produzcan cor-tocircuitos entre los dos, lo que fácilmente dañaríalos componentes más delicados.

Si bien el circuito tiene buena inmunidad a losruidos, no es conveniente que los cables de cone-xión a los potenciómetros sean muy largos.

Damos a continuación un listado ordenado delos diferentes componentes que se emplean para laconstrucción de este temporizador:

CI-1, CI-4 - µA555 - circuito integrado temporizadorCI-2 - CD4017 - circuito integrado CMOSCI-3 - CD4040 - circuito integrado CMOSCI-5 - µA7806 - circuito integrado regulador de tensiónQ1, Q2, Q3 - BC548 o equivalente - transistores NPN de uso

general.D1, D2, D3, D4 - 1N4002 o equivalente - diodos de silicioD5 - 1N4148 o equivalente - diodo de silicio



K1 - MC2RC1 - microrrelé Metaltex de 6VLed 1 - led rojo comúnT1 - transformador con primario de 220V y secundario de 9 +

9V x 500 mAF1 - fusible de 5AP1 - 2M2 - potenciómetro linealP2 - 1M o 2M2 - potenciómetro linealR1, 42, 46 - 47k - resistores (amarillo, violeta, naranja)R3 - 1k - resistor (marrón, negro, rojo)R5, R11 - 10k - resistores (marrón, negro, naranja)R7, R8, R9, R10 - 4k 7 - resistores (amarillo, violeta, rojo)C1 - 1µF - capacitor de poliéster (ver texto)C2, C4 - 10µF - capacitores electrolíticosC3 - 100µF - capacitor electrolíticoC5 - 470µF - capacitor electrolíticoC6 - 1000µF - capacitor electrolíticoS1 - interruptor de presión de 2 polosS2 - llave de 1 polo x 2 posicionesS3 - llave de 2 polos x 2 posicionesS4 - interruptor simpleS5 - llave de 2 polos x 2 posicionesB1 - 6V - 4 pilas medianas o grandesX1 - toma

Entre los diversos accesorios que son necesa-rios para el montaje de este circuito podemosmencionar: caja para montajes, soporte para 4 pi-las medianas o grandes, placa de circuito impreso,perillas para los potenciómetros, soporte para fusi-ble, cables, estaño, tornillos, tuercas, etc.

2) Otro Temporizador

El circuito integrado 4060 consiste en un con-tador binario del tipo "ripple" y que opera en elsentido creciente con lógica positiva.

Elaborado con tecnología CMOS, se puede en-contrar en diversas versiones que son diferencia-das por las siglas al final de la especificación. Así,la sigla A es para los integrados con alimentaciónde 3 a 12V y la sigla B para los que admiten ali-mentación de 3 a 15 volt.

Para el tipo B la frecuencia máxima de opera-

ción (clock) es de 12MHz con la alimentación contensión máxima. A medida que la tensión de ali-mentación es reducida, también disminuye la ve-locidad máxima con que el integrado puede ope-rar.

Observamos que esta frecuencia máxima deoperación es válida para las etapas contadoras yaque el oscilador tiene un límite de operación bas-tante menor, alrededor de 1MHz.

En la figura 3, tenemos la disposición de lospines de este circuito integrado que se presenta en-capsulado DIL (Dual In Line) de 16 pines.

En la simbología de la figura 1 las salidas es-tán indicadas por la potencia de 2, según ocurre ladivisión de la frecuencia aplicada a la entrada(Clock).

Así, la salida 5 corresponde a la división de lafrecuencia por 25 = 32.

La salida de mayor valor de división es la 14que corresponde a 214 = 16384.

Para operar las etapas divisoras debemos man-tener la salida Reset en el nivel bajo (a tierra). Elcontador operará con la transición negativa delpulso de clock, o sea, el contador avanzará unaunidad cada vez que ocurra una transición del ni-vel alto (positivo) hacia el nivel bajo (cero) en laentrada de clock. Observe que el circuito integra-do no posee salidas con divisiones por 21 = 2, 22 =4 y 23 = 8.

En el sector de oscilación podemos usar diver-sas configuraciones externas para obtener el fun-c i o n a m i e n t odel circuito.

La primerap o s i b i l i d a dconsiste en eluso de un osci-lador de cristaly se muestra enla figura 4.

En esta con-

Figura 3

Figura 4

TÉCNICAS DIGITALES


figuración el trimmer posibilita encontrar el puntoideal de operación del circuito para una partida sinproblemas.

Otra posibili-dad consiste enel uso de un os-cilador RC co-mo muestra lafigura 5.Mientrast a n t o ,para estecircui to

si el resistor Rx fuera menor que 50k no serecomienda utilizar alimentación menorque 7 volt.

Típicamente Rs debe ser de 2 a 10 vecesel valor de Rx.

La constante de tiempo del circuito que permi-te calcular la frecuencia de operación del oscila-dor está dada por:

T = 2,2 x Rx . Cx

En la tabla 1 damos las características básicasdel circuito.

El circuito interno para el oscilador tambiénpuede ser modificado para operar como un Sch-

mitt trigger(disparador).Para esto laconfiguraciónusada es la queaparece en la fi-gura 6.Con respectoal temporiza-

dor, con un capacitor de poliéster con buena esta-bilidad en relación a un electrolítico podemos ob-tener una larga temporización, pues la frecuencia

es dividida por hasta 16384. Así, si la frecuenciadel oscilador fuera de 1Hz, tendremos una tempo-rización de 16.384 segundos... ¡lo que correspon-de a más de 4 horas! Vea la figura 7.

Una temporización todavía mayor se puedeobtener conectando dos 4060 en cascada comomuestra la figura 8.

En la salida podemos hacer que el circuito ac-

túe sobre un relé, SCR o transistor, para activar,por ejemplo un oscilador de audio simple. La ac-tivación aparece en la figura 9.

En el caso del relé y SCR la carga controladatiene sus características determinadas por estoscomponentes. Para el oscilador, la frecuencia estádeterminada por el ajuste del trimpot.

En el caso del relé podemos usar, para el cir-cuito, alimentación de 6 ó 12 volt según el reléelegido para la aplicación.

Con la utilización de un potenciómetro en eloscilador podemos variar su frecuencia y con estoobtener intervalos regulables en una buena banda

Figura 5

Figura 6

Figura 7

Figura 8

Figura 9



para el temporizador, si bien no debemos olvidarlos límites de valor que este componente puedeadmitir para un funcionamiento estable.

3) Instrumento Musical de 3 Octavas

Usando un oscilador con divisores del tipo4060 podemos dividir por 3 la cantidad de compo-

nentes necesa-rios para lae laborac iónde un órganode 3 octavas,como sugiereel circuito bá-sico (figura10).Afinando ca-da uno de los

osciladores para una nota de una de las octavas,automáticamente estarán afinadas las mismas no-tas de las octavas siguientes del aparato.

Observe, sin embargo, que las señales obteni-das en las salidas son rectangulares, lo que signi-fica que, para un órgano o sintetizador, las mismasdeberán ser trabajadas por filtros y circuitos deefectos apropiados.

4) Divisor Para Aplicaciones Lógicas

En la figura11 tenemos lamanera sim-ple de utilizarel circuito co-mo divisorpara la fre-cuencia de

una señal por valor conocido, lo que puede ser ne-cesario en una aplicación digital.

Recordamos que, en esta aplicación la transi-ción de las salidas, o sea, el conteo, ocurre cuandola señal de entrada pasa del nivel alto al nivel ba-jo. Los límites de frecuencia para la entrada se danen las tablas que deben ser observadas para estaaplicación. Recordamos que las frecuencias de losintegrados CMOS están limitadas a algunos mega-hertz y que las tensiones de alimentación debenestar entre los 5 y los 15V.

5) Generador de Escalón

El primer circuito, mostrado en la figura 12,genera una señal escalonada cuya frecuencia de-pende del clock 4093. La frecuencia, en este casoes dividida por el número de escalones que son delmismo ancho, dados por los resistores del sistemadivisor de tensión. Este circuito puede usarse entrazadores de curva, instrumentos musicales elec-trónicos y en muchas otras aplicaciones. Para eloscilador la frecuencia está alrededor de 100kHz,pero puede ser alterada a voluntad dejándose elcapacitor entre 220pF y 1µF y el resistor de 4k7 y1MΩ.

6) Generador de Ciclo Activo Variable

El oscilador presentado en la figura 13 mantie-ne su frecuencia más o menos constante en unabanda de ajuste de ciclos activos entre 0 y 100%.Para los componentes indicados el circuito opera-rá en la banda de audio, alrededor de 10kHz apro-ximadamente. El capacitor puede ser alterado enla banda de 1nF hasta 1µF para obtener otras fre-cuencias de operación. El cambio del resistor de10k por un potenciómetro de 100kΩ en serie conun resistorde 4k7, per-mite elajuste si-m u l t á n e ode la fre-cuencia, pe-ro la bandade ciclosactivos que-dará modi-ficada.

Figura 10

Figura 11

Figura 12

Figura 13

TÉCNICAS DIGITALES


7) Duplicador de Tensión

Con el circuito de la figura 14 podemos obte-ner una tensión de 24V bajo corrientes de algunosmiliamperes en el máximo, a partir de una fuentede 12V. Lo que tenemos es un oscilador de audioque carga y descarga el capacitor de 47nF suman-do su tensión a la entrada. La frecuencia puede seralterada con el cambio de valor de 4n7 de modo deobtener el máximo rendimiento de la modifica-ción de la tensión. La puerta inversora CMOSpuede ser cambiada por una de las 4 puertas de un4093 conectada como inversora.

8) Multiplicación de Tensión

El circuito de la figura 15 permite generar unatensión continua elevada, del orden de 40 a 60Vbajo corriente de 1mA a partir de 12V de alimen-tación.

La primera puerta inversora CMOS funcionacomo un oscilador cuya frecuencia puede ser alte-rada en el sentido de obtener el máximo rendi-miento. Las puertas siguientes funcionan comoelementos de conmutación de duplicadores de ten-sión asociados en cascada. Los valores de los ca-

pacitores usados determinan la capacidad de co-rriente del circuito, pero existen límites para suvalor, dados justamente por la corriente máximaque podemos obtener de la salida de cada puertausada.

El circuito también opera con otras tensionessiendo proporcional el valor mayor de la tensiónen la salida.

9) Alarma Fotosensora

En la figura 16 mostramos cómo excitar unapuerta CMOS con la interrupción de luz en un fo-totransistor Darlington.

Este circuito puede ser usado como base paraalarmas, tacómetros, contadores de objeto, etc.

La sensibilidad puede ser controlada con elajuste del trimpot en función de la luz ambiente yde la intensidad de la luz que excita el sistema.

El circuito funcionará satisfactoriamente contensiones de 6 a 12V y la frecuencia máxima deconteo, que también depende del fototransistor,estará limitada a algunos centenares de kilohertz.

10) Generador CMOS de50Hz /60Hz(frecuencia de red)

El circuito mostrado en lafigura 17 puede servir debase para frecuencímetros,relojes, cronómetros y mu-chos otros instrumentos sin-cronizados por la frecuenciade la red local (Si la red fue-Figura 15

Figura 14

Figura 16



ra de 60Hz se sincronizaría con esta señal). La se-ñal senoidal del secundario del transformador, an-tes de la rectificación por el diodo, es amplificaday excita un integrado 4022, un divisor de frecuen-cia. El contador es conectado de modo de hacer ladivisión por "1" para obtener en la salida la mismafrecuencia de la señal de entrada.

La alimentación del circuito puede hacerse contensiones de 5 a 15V pero el pico de la señal de en-trada debe ser limitado a la tensión de alimenta-ción.

11) Oscilador Monoestable CMOS

El circuito mostrado en la figura 18 disparacon un pulso positivo de corta duración enla entrada y produce un nivel alto en la sa-lida durante un intervalo de tiempo dadopor C por el resistor de 470kΩ. Para un re-sistor de 470kΩ y capacitor de 10µF tene-mos un intervalo del orden de 4 segundos.

El circuito se puede usar en aplicacio-nes como tacómetros en que se necesitanpulsos de duración constante o bien entemporización ya que el resistor puede ad-mitir valores tan altos como 2M2 y el ca-pacitor hasta 1000µF (tantalio), lo que po-sibilitaría la producción de intervalos dehasta más de una hora.

12) Otro Monoestable CMOS

El circuito de la figura 19 dispara conuna transición negativa de la señal de en-trada, permaneciendo su salida en el nivel

bajo por un intervalo de tiem-po que depende del capacitorC y del resistor de 470k. ConC=10µF obtenemos un pulsode salida de aproximadamente4 segundos. Los valores de Cy de R pueden ser alterados enuna amplia banda de valores.Podemos usar en este circuitotanto un integrado 4001 como4011 ya que las puertas sonusadas como simples inverso-res.

13) Biestable CMOS

Este flip-flop Set-Reset (RS) utiliza un integra-do 4001 ó 4011 además de algunos componentesexternos, como muestra la figura 20.

La alimentación se hace con tensiones entre 5y 15V. Para el disparo usamos pulsos positivos deentrada.

14) Termómetro Digital

Proponemos aquí un termómetro en la bandade -20 a +100°C que puede ser montado con po-quísimos elementos adicionales.

Figura 17

Figura 20

Figura 19

Figura 18

TÉCNICAS DIGITALES


Una de las ventajas de este circuito es la posi-bilidad de que el sensor sea remoto, o sea, pode-mos por ejemplo, tener indicación de la tempera-tura fuera de la casa, del interior de una estufa decultivo o de otro lugar cualquiera, sin necesidadde ir hasta allí llevando el aparato. Bastará insta-lar el sensor y conectarlo por medio de un cable alcircuito indicador propuesto.

La alimentación del circuito se hace con unabatería de 9V, y como el consumo de corriente esmuy bajo, esto significa una duración óptima de lafuente de energía.

Los integrados 7106, 7107, son la base de esteproyecto.

Trataremos principalmente en este artículo dela parte referente al transductor, que es un simpletransistor.

Como sabemos, la corriente de fuga (entre elcolector y el emisor) de un transistor depende dela temperatura. A medida que la temperatura au-

menta, estacorriente au-menta en unaproporción ca-si lineal, comomuestra el grá-fico de la figu-ra 21.Si operamosdentro de la

parte lineal de esta curva, podremos usar el tran-sistor como un excelente sensor de temperatura,pues tendremos unarelación directa entrela corriente y la mag-nitud que queremosmedir, en este caso latemperatura.

Como el converti-dor A/D 7106 y elmódulo LCM300 es-tán proyectados paraindicar valores entre000.0 y +199.9 ó -199.9 y 000.0, debe-mos cambiar la refe-rencia de entrada paraadecuarnos a la res-puesta del transistor.De esta forma, con laayuda de dos trimpots

podemos llevar los límites de la indicación a ajus-tarse a la curva del transistor, o sea, entre -020.0 y+100.0. Esto se logra mediante la conexión de lostrimpots en los puntos 31 y 36 del circuito integra-do, los cuales sirven de ajuste del punto de 0 y defondo de escala.

El circuito de clock del conversor analógico-digital tiene su frecuencia determinada por loscomponentes conectados a los pines 38, 39 y 40,quedando alrededor de 48kHz, mientras que losdos capacitores y el resistor conectados a los pines27, 28, y 29 determinan la constante de tiempo delintegrador.

En la figura 22, tenemos el diagrama completodel termómetro.

En la figura 23, tenemos la placa de circuitoimpreso que reúne todos los componentes, excep-to el display que podrá quedar conectado por me-dio de un cable flexible más alejado, en el panelde la caja por ejemplo.

Figura 21

Figura 22

Figura 24



La identificación de los terminales del displaydel tipo H1331C-2 se muestra en la figura 24.

Observe la marca lateral de referencia para lanumeración de los terminales de conexión.

Los puntos de conexión rectangulares en laplaca de circuito impreso se refieren a las salidaspara el display de cristal líquido, bastando identi-ficar las conexiones por el diagrama.

Para hacer el ajuste es preciso tener en cuentaque el transistor no puede ser sumergido en líqui-do de tipo alguno, puesto que esto afectará la co-rriente entre sus terminales y perjudicará su lectu-ra. Una sugerencia para el uso en lugares húmedoso cuando el mismo deba ser puesto en contactocon líquido, consiste en la preparación de una"burbuja" aislante con goma de siliconas, comomuestra la figura 25.

Si el termómetro es solamente usado para me-diciones al aire libre, la calibración se puede hacerteniendo como referencia un termómetro común.Para esto, lleve los dos a un lugar de temperaturabaja, por ejemplo una caja que contenga hielo y,esperando algún tiempo para que el equilibrio tér-mico se restablezca, ajuste P2 para que tengamosla lectura digital equivalente a la indicación deltermómetro común. Después, coloque los dos ter-mómetros en una caja donde exista un calentador;espere algún tiempo para que se establezca elequilibrio térmico. Ajuste P1 para que la lectura

del termómetro digital sea la misma del termóme-tro común, según muestra la figura 26.

Para el caso de un termómetro cerrado, pode-mos usar hielo en estado de fundición, cuando po-demos calibrar el termómetro en 000.0, y agua hir-viendo, cuando podemos hacer el ajuste en +100.0obteniendo mayor precisión.

Comprobado el funcionamiento y hecho elajuste, sólo resta usar el termómetro, instalándolodefinitivamente en la caja, preparamos el sensorpara las señales de los diversos lugares de medi-ción.

Recordamos que la velocidad del termómetro,o sea, su velocidad para responder a una medición

Figura 23

Figura 26

Figura 25

TÉCNICAS DIGITALES


de tempertura, depende de la capacidad térmica delsensor. Así, en el caso del transistor, tenemos unavelocidad relativamente baja, lo que significa quedebemos siempre esperar por lo menos unos 3 a 4minutos hasta que el equilibrio térmico se establez-ca entre el sensor y el ambiente, para solamente en-tonces hacer la lectura. También se pueden usarsensores de mayor velocidad y mayor precisión,como por ejemplo el KTY84 de Philips, que es unsensor lineal. Las características de este sensor per-miten su sustitución directa en relación al sensorindicado en este artículo.

15) Generador de Función

En este circuito, mostrado enla figura 27, el CD4029 "preset-table up/down BCD counter" esinterconectado con un CD4013 -flip-flop tipo "D" para generarformas de onda en escalón(Stair-case) según se muestra.Cuando el CD4029 recibe im-pulsos de clock hasta el final dela cuenta, el pulso de clock en lasalida Co va del nivel lógico al-to para el bajo.

Esta salida es invertida por elCD4001 y acciona al flip-flop Dmediante su entrada "clear". Es-ta acción de "palanca" (toggling)cambia el modo de cuenta de

"up" (en sentido crecien-te) al de "down" (sentidodecreciente). Cuando lacuenta alcanza 0000, C0nuevamente va de arribaa abajo y el modo decuenta se invierte nueva-mente.

16) Filtro Pasa Banda

En este circuito, mostra-do en la figura 28, seusan dos CD4047, comofiltros.La banda pasante está

determinada por la constante de tiempo de los dosfiltros. Si la salida del filtro Nº 2 es retardada porel capacitor C1, el flip-flop tipo "D" CD4013 pa-sará a un nivel lógico alto cuando la frecuencia decorte de este filtro sea excedida. Este punto es in-dicado en el diagrama de tiempo de las formas deonda. La salida Q del CD4013, juntamente con lasalida del filtro Nº 1, forman una función NOR pa-ra producir en la salida la misma frecuencia de en-trada.

****************

Figura 27

Figura 28

nº de colección 1nº 1 director de la colección club saber electrónica ing. horacio d. vallejo...

Documents