Universidad Politécnica Salesiana-Sede Cuenca.

Resumen: En la presente practica se presenta el diseño de un sistema para el control de conteo ascendente-descendente prefijable MOD 99, al cual se le puede establecer el número de repeticiones que se deseen visualizar en displays a 7 segmentos, este sistema además controlara el movimiento de un motor paso-paso el cual tendrá un sentido horario con el conteo ascendente y anti horario con el conteo descendente, todo este proceso se lo realizo con el software Quartus II y el banco de pruebas de Altera.

Palabras Claves—FPGA, Quartus II, contador decadico, motor paso-paso.

OBJETIVOS

Objetivo General:

• Diseñar un sistema para el control de conteo ascendente descendente prefijable MOD 99, para el control de un motor paso-paso.

Objetivos Específicos:

Aplicar los conocimientos adquiridos en el área de electrónica digital para el diseño de un sistema de conteo y control de un motor paso-paso.

Simular el funcionamiento del sistema diseñado en un software de diseño como Proteus u Multisim.

Cargar el diseño simulado a el banco de pruebas de Altera.

Verificar su funcionamiento en el banco de Prueba, comparándolo con los datos obtenidos en la simulación realizada.

I. INTRODUCCIÓN

En el presente documento se muestra el diseño realizado para el control de un motor paso-paso, este control se lo realizo a través de un contador MOD 99 ascendente-descendente, el cual puede ser ajustado el valor inferior de donde iniciara el conteo y el valor superior donde finalizara el conteo y regresara contando de forma descendente, realizando un numero de repeticiones de esta secuencia hasta un número que se puede fijar en otra

entrada de datos, siendo este un máximo de 9 repeticiones. Este proceso a su vez controlara un motor paso-paso el cual tendrá una secuencia de giro horario cuando se tenga el conteo

ascendente y anti horario cuando se tenga la secuencia de conteo descendente.

Para poder cumplir con este objetivo se requirió del uso de contadores decadico, comparadores de magnitud, decodificadores a 7 segmentos, displays a 7 segmento ánodo común, flip-flops JK y tipo D, dipsuichs, una señal de reloj y varios tipos de compuertas lógicas. Todos estos dispositivos usados se los detallara más a continuación.

II. MARCO TEÓRICO

A. FPGA

Una FPGA (del inglés Field Programmable Gate Array) es un dispositivo semiconductor que contiene bloques de lógica cuya interconexión y funcionalidad puede ser configurada 'in situ' mediante un lenguaje de descripción especializado. La lógica programable puede reproducir desde funciones tan sencillas como las llevadas a cabo por una puerta lógica o un sistema combinacional hasta complejos sistemas en un chip.

La adopción de chips FPGA en las industrias ha sido impulsada por el hecho de que los FPGAs combinan lo mejor de los circuitos integrados de aplicación específica (ASICs) y de los sistemas basados en procesadores. Estos beneficios incluyen los siguientes:

Tiempos más rápidos de respuesta de E/S y funcionalidad especializada

Exceder la potencia de cómputo de procesadores de señales digitales

Rápida generación de prototipos y verificación sin el proceso de fabricación del diseño personalizado de ASIC

Implementar funcionalidad personalizada con la fiabilidad de hardware determinístico dedicado

Se puede actualizar en campo, eliminando los gastos por rediseño personalizado de ASIC y mantenimiento

Este banco de pruebas permite al usuario verificar el funcionamiento de un diseño ya antes cargado en la misma. Este dispositivo de hardware posee métodos de entrada de datos así como de salida los cuales el usuario puede usar según se haya asignado en el diseño cargado con Quartus II, la parte central de este dispositivo es el chip ALTERA Cyclone, en donde se graba el diseño.

Practica #9: MÓDULOS CONTADORES PREFIJABLES, APLICADOS A MOTOR PASO-

PASO.

Huanga Julio, Morocho Viniciojhuanga@est.ups.edu.ec emorocho@est.ups.edu.ec Universidad Politécnica Salesiana - Sede Cuenca

Laboratorio de Electrónica Digital

1

Universidad Politécnica Salesiana-Sede Cuenca.

B. Quartus II 9.1sp2

Es un entorno visual que nos permite programar un diseño digital, ya sea de forma esquemática o usando un lenguaje de programación especifico.

Este entorno permite la comprobación de un diseño y corrección de posibles errores, además de permitir al usuario cargar señales de entrada en forma de onda y verificar la respuesta que se tendrá en la salida. Este programa trabaja conjuntamente con el banco de pruebas de Altera ya que se deberá ingresar los pines de entrada y salida necesarios en el diseño, estos pines vienen numerados específicamente para poder asignarlos (ver catalogo). Desde este programa se podrá cargar el respectivo diseño en banco de prueba de altera, el cual grabara el diseño ingresado.

Area de trabajo esquematica

Disposición de pines de entrada y salida

Obtención de datos simulados.

C. Contador Decadico.

Un contador decadico es un dispositivo ya establecido que nos dará una secuencia de conteo de una década, es decir de diez bits (0 al 9). El dispositivo 74LS192, es un tipo de contador de década que nos puede dar un conteo ascendente y un conteo descendente según se lo establezca en su entrada (UP o DN). Usa una señal de reloj para dar el cambio de número, teniendo en su salida un número de 4 bits (BCD), el cual se lo podrá visualizar en un display de 7 segmento.

D. Motor Paso-Paso.

El motor a paso es un dispositivo electromecánico que convierte una serie de impulsos eléctricos en desplazamientos angulares discretos, lo que significa que es capaz de avanzar una serie de grados (paso) dependiendo de sus entradas de control. El motor paso a paso se comporta de la misma manera que un conversor digital-analógico (D/A) y puede ser gobernado por impulsos procedentes de sistemas lógicos.

Este motor presenta las ventajas de tener precisión y repetitividad en cuanto al posicionamiento. Entre sus principales aplicaciones destacan como motor de frecuencia variable, motor de corriente continua sin escobillas, servomotores y motores controlados digitalmente.

III. DESARROLLO

2

Universidad Politécnica Salesiana-Sede Cuenca.

1. Diseño en Proteus.

Control de un motor paso-paso mediante un contador MOD 99 ascendente descendente.

Para alcanzar este objetivo se proscedio a utilizar diversos componentes como lo son contadores decadicos, comparadores de magnitus, compuestas loguicas, dipsuich, decodificadores a 7 segmentos, motor paso paso, display a 7 segmentos, flip flops JK y tipo D.

2. Diseño ya implementado en Quartus II

Diseño en el entorno esquematico.

Datos obtenidos de la simulacion

3. Funcionamiento del programa en el banco de pruebas Altera.

IV. RECURSOS (ACCESORIOS Y MATERIAL FUNGIBLE):

Computadora. Programa Quartus II. Banco de pruebas Altera.

V. CONCLUSIONES Y RECOMENDACIONES

Se pudo obtener un funcionamiento satisfactorio del diseño planteado.

Se comprobó y capacito sobre el funcionamiento del programa Cuartos II

Se pudo obtener conocimiento sobre la manipulación y uso del banco de pruebas de Altera.

Se concluye además que el uso de esta útil herramienta nos ha resultado de gran ayuda para poder poner en funcionamiento diseños de circuitos digitales.

Como recomendación se pone énfasis en la manipulación de este delicado sistema ya que posee una variedad de componentes que fácilmente se podrían dañar causando perjuicios económicos, se recomienda además una mayor capacitación sobre el uso del programa Quartus II ya que todavía hay vacíos acerca de todas la herramientas que se podrían explotar del mismo para un mayor provecho por parte de los alumnos.

VI. REFERENCIAS

[1] Tocci, "Sistemas Digitales", 2010[2] NI, "NI FPGA", http://www.ni.com/fpga/esa/

3