lógica de tres estados(tri-state)_mejorado
TRANSCRIPT
-
7/22/2019 Lgica de Tres Estados(Tri-State)_mejorado
1/5
Los tres estados son conocidos como Alto(1),
Bajo(0) y de Alta Impedancia Hi-Z(High Z)
de flotacin. Los dispositivos que utilizan salidas Tri-State,
constan de una entrada extra llamada Enable
o habilitacin para establecer las salidas deldispositivo en el estado de alta impedancia.
-
7/22/2019 Lgica de Tres Estados(Tri-State)_mejorado
2/5
Cuando esta tercera entrada esta
activada(enable=1) este acta como un
circuito abierto impidiendo el paso de la seal.
Cuando esta tercera entrada esta
desactivada(enable=0) este acta como un
circuito cerrado permitiendo el paso de la
seal, o sea, pasa al estado de Alta
Impedancia, independientemente del estadode la entrada lgica.
-
7/22/2019 Lgica de Tres Estados(Tri-State)_mejorado
3/5
En el estado de Alta Impedancia, la salida se
comporta como si aun no estuviera conectada al
circuito, excepto por una pequea corriente de fugaque puede fluir hacia adentro o hacia afuera de la
Terminal de salida.
Los smbolos lgicos para los buffers y las
compuertas de tres estados se representan
normalmente con la entrada de habilitacin en la
parte superior.
A SALIDA
ENABLE Buffer triestado
-
7/22/2019 Lgica de Tres Estados(Tri-State)_mejorado
4/5
Los dispositivos con salidas de tres estados se
disean normalmente de modo que el retardo
de habilitacin de salida(de Hi-Z a Bajo o Alto)
sea algo ms largo que el retardo de
deshabilitacin de salida (Bajo o Alto hacia Hi-
Z).Tabla de Verdad de un Buffer Triestado
Enable Entrada(A) Salida
0 0 Hi-Z
0 1 Hi-z
1 0 0
1 1 1
-
7/22/2019 Lgica de Tres Estados(Tri-State)_mejorado
5/5
Nota: Dos de los circuitos con buffers de tres estados
que ms comnmente se utilizan son el 74LS125 y el74LS126. Ambos contienen cuatro buffers de tres
estados sin inversin.