IVY BRIDGE CORE i7 3era. GENERACIÓN

ÍNDICE

1. Introducción.2. Arquitectura del Microprocesador3. Repertorio de Instrucción4. Sistema que utiliza5. Señales de Control6. Funciones de las patillas

1

1. INTRODUCCIÓN

La tercera generación de procesadores Core de Intel se estrena con los modelos de cuatro núcleos tanto para ordenadores sobremesa como portátiles. De momento y para los próximos meses estos serán la nueva generación de procesadores de sobremesa y portátil que veremos en el mercado. Sus variantes de dos núcleos llegaran un poco mas tarde, seguramente para el verano. Esta nueva generación introduce una optimización de la arquitectura y nuevos gráficos integrados compatibles DirectX 11 que son una de las verdaderas novedades de esta generación.

Proporciona lo último en tecnología para aplicaciones avanzadas, este procesador de cuatro núcleos incluye multitareas de 8 hilos y una caché L3 adicional. Con un rendimiento excelente además de una velocidad increíble, también en esta generación los procesadores proporciona más inteligencia al PC; permitiendo que las aplicaciones y protocolos en seguridad funcionan excelentemente en segundo plano. Tiene una resolución de pantalla mas actualizada y nítida gracias a la tecnología de gráficos Intel HD 2000 integrados en la segunda generación de procesadores intel core.

Esta nueva generación es una optimización a 22nm de los modelos ya existentes. No hay introducción de nuevas instrucciones ni cambios importantes en la arquitectura salvo algunas optimizaciones y, importante sin duda, una grafica completamente renovada que en nuestras pruebas ha resultado gratamente sorprendente. Esta generación también recibe aumentos de frecuencias y reducciones de consumo de más del 15% en modelos de cuatro núcleos. Un cambio importante que hace de estos procesadores modelos más rápidos y más eficientes energéticamente hablando.

2

2. ARQUITECTURA DEL MICROPROCESADOR

Microprocesador.

Es el primer procesador del mercado fabricado con un proceso de 22nm y disfruta también de la tecnología Trigate de Intel que diseña el integrado de los transistores en una estructura de tres dimensiones donde se aprovecha mejor la gestión energética del procesador. Esto hace que los SandyBridge se vean superados en frecuencias, eficiencia de proceso y sobretodo en consumo. Se pasan de los 95w en modelos de 4 núcleos a tan solo 77w en la misma clase de procesador. Eso aumentando moderadamente las frecuencias y añadiendo una tarjeta grafica notablemente más potente que la anterior. La conectividad grafica también mejora así como algunos otros aspectos ya existentes que ahora se trasladan también a soluciones sobremesa como el Wireless Display, OpenCL, mas potencia de proceso de computación general en gráficos y otras mas integradas en el chipset de las que hablaremos ahora después.

El procesador ahora cuenta con 32 líneas PCI Express de tercera generación, incluidos modos de 8GT/s, que se pueden repartir en configuraciones de hasta cuatro graficas con enlaces de 8x. La memoria cache se mantiene en los 8MB de tercer nivel aunque esto será en los modelos Core i7 de gama mas alta, los modelos Core i5 dispondrán de 6MB con cantidades inferiores en modelos de dos núcleos o Core i3.

3

Por supuesto mantiene sus prestaciones básicas como es el Hyperthreading, la controladora de memoria integrada DDR3 de doble canal (con perfiles XMP 1.3), y los enlaces DMI hacia el chipset y también los enlaces dedicados para interfaces gráficos donde si hay novedades. Ahora el soporte HDMI es de tipo 1.4a y cuenta también con salidas Displayport 1.1. También podremos controlar hasta tres pantallas directamente desde la grafica integrada en el procesador. Intel ha optimizado su sistema turboboost que ahora tiene varios ajustes también para grafica según estemos usando uno, dos o cuatro núcleos y también dependiendo de la carga de la tarjeta grafica. Por ejemplo, si un juego requiere solo de dos núcleos entonces la grafica se llevara buena parte de la mejora para aumentar la frecuencia hasta los 1350MHz dependiendo del procesador. Es el primer procesador de sobremesa de Intel que supera los 1400 millones de transistores.

Chipset Serie 7.

El chipset que dará soporte a los IvyBridge lleva ya algunos días entre nosotros. Concretamente desde el día 8 de Abril. Esa fue su fecha de lanzamiento y por ahora daba cobertura a procesadores SandyBridge ya que ambos procesadores comparten un socket de 1155 contactos. De hecho placas base con chipsets de sexta generación pueden montar procesadores Ivy Bridge con las actualizaciones de bios adecuadas. Lo mismo ocurre con la séptima generación que esta orientada a Ivy Bridge pero soporta también procesadores Sandy Bridge.

4

El chipset Z77 era el modelo estrella acompañado de otras variantes similares como el H77 o el HM77 para entornos portátiles. También encontraremos un B75 destinado a maquinas empresariales con las ultimas mejoras en sistema vPro de Intel. La principal novedad de este chipset, en casi todas sus variables, es la integración de USB 3.0 de forma nativa (4 puertos USB 3.0 y 12 puertos USB 2.0), convirtiéndose en el primer chipset de Intel con esta tecnología integrada, Se mantienen las configuraciones SATA de dos puertos 6gbps y cuatro puertos 3gbps. Se incorpora la versión 11 de la tecnología RAID de Intel, se añade la nueva capacidad conectiva grafica a través del bus FDI dedicado, se introducen mejoras para la gestión empresarial de los sistemas (también para pequeños departamentos IT), se añade soporte para la incorporación de Thunderbolt, se mejoran los sistemas de ahorro de energía, se mantiene el soporte PCI de legado en algunas versiones y se reduce el proceso de fabricación a los 65nm.

5

Placas como la Sabertooth Z77 de ASUS son un buen ejemplo del tipo de plataforma que ofrece el chipset de serie 7 de Intel concretamente en su modelo de gama mas alta, el Z77.Entre su microarquitectura se encuentran los siguientes ejemplos que nos ayudan a la compresión de su estructura:

Tecnología Intel® Turbo Boost 2.0 Aumenta de forma dinámica la frecuencia del procesador cuando sea necesario beneficiando el margen térmico y de potencia cuando opera.

Tecnología Intel® HTPermite que cada núcleo del procesador trabaje en dos tareas al mismo tiempo.

Intel® Smart CacheSe asigna dinámicamente cada núcleo del procesador lo que reduce la latencia y mejora el rendimiento de la PC.

6

Nuevas instrucciones AES-NISe le aumenta la aceleración de hardware de AES y también aceleran la ejecución de aplicaciones AES.

Velocidad de la CPU2.66 GHz a 3.33GHz

7

El modelo Core i7-3770k se convierte en la punta de lanza con un precio similar al Core i7-2700k, pero reduciendo consumo a 77w, las frecuencia son clavadas (3.5GHz con modo turbo a 3.9GHz), la cache también es la misma (8MB), también el numero de núcleos y todas las demás tecnologías asociadas. Por supuesto el Core i7-3770k recibe la nueva grafica de Intel que es sin duda una mejora importante ya que nos permitirá alcanzar un rendimiento muy superior a modelos anteriores y algunos trucos adicionales.Además, presenta características como:

8

El controlador de memoria se encuentra integrado en el mismo procesador. Memoria de tres canales (ancho de datos 192 bits). La placa base compatible con intel core I7 tiene cuatro o seis ranuras

DIMM. Solo soporta DDR3 La DDR3 le permite usar integrados de 512 MB a 8 GB, también es posible

usar 16 GB. FSB es reemplazado por la interfaz QuickPath en i7 e i5. 731 millones de transistores (1.170 millones en el Core i7, con 6 núcleos y

12 MB de memoria caché).

3. REPERTORIO DE INSTRUCCIÓN

El repertorio de instrucciones con el que trabaja Ivy Bridge Core i7 son los siguientes:

x86 Es la denominación genérica dada a ciertos microprocesadores de la familia Intel, sus compatibles y la arquitectura básica a la que estos

9

procesadores pertenecen, por la terminación de sus nombres numéricos: 8086, 80286, 80386, 80486, etc.

MMX Es un Conjunto de instrucciones SIMD diseñado por Intel e introducido en 1997 en sus microprocesadores Pentium MMX. Fue desarrollado a partir de un set introducido en el Intel i860. Ha sido soportado por la mayoría de fabricantes de microprocesadores x86 desde entonces.MMX agregó 8 nuevos registros a la arquitectura, conocidos como MM0 al MM7 (en adelante llamados MMn). En realidad, estos nuevos registros son meros alias de los registros de la pila de la FPU x87. Por ello cualquier cosa que se haga con la pila de la FPU afecta a los registros MMX. A diferencia de la pila de coma flotante, los registros MMn son fijos en vez de relativos, por lo que pueden accederse aleatoriamente.

SSE Es una extensión al grupo de instrucciones MMX para procesadores Pentium III, introducida por Intel en febrero de 1999. Las instrucciones SSE son especialmente adecuadas para decodificación de MPEG2, que es el códec utilizado normalmente en los DVD, procesamiento de gráficos tridimensionales y software de reconocimiento de voz. Estas fueron inicialmente conocidas como "KNI" por Katmai New Instructions (Katmai fue el nombre código de la primera revisión del núcleo del Pentium III, Intel estaba interesada en distinguir su nueva línea de procesadores de la generación anterior, el Pentium II.

SSE2 Es uno de los conjuntos de instrucciones de la arquitectura IA-32 SIMD. Fue utilizada por primera vez en la primera versión del Pentium 4 en 2001. Estas extensiones están diseñadas para el trabajo avanzado con gráficos 3D, codificación y decodificación de vídeo, reconocimiento de voz, comercio electrónico, Internet, aplicaciones de ingeniería y científicas, etc.Las extensiones SSE2 siguen el mismo modelo que las utilizadas en los predecesores SSE y MMX manteniendo compatibilidad con esas extensiones, pero amplía su modelo con soporte para paquetes de valores flotantes de precisión doble y para paquetes de enteros de 128 bits.

SSE3 Conocido por el nombre en código que le puso Intel, Prescott New Instructions (PNI) es la tercera generación de las instrucciones SSE para la arquitectura IA-32. Intel mostró las SSE3 a principios de 2004 con la revisión de su CPU Pentium 4 llamada Prescott. En abril de 2005 AMD sacó una parte del SSE3 en la revisión E (llamadas Venice y San Diego) de su CPU Athlon 64.SSE3 añade 13 nuevas instrucciones a SSE2.

SSSE3 Son una mejora menor de las extensiones SSE3 ya introducidas anteriormente en la línea Prescott, fue presentada en los procesadores Intel Core 2 Duo y Xeon. Fueron agregadas 32 nuevas instrucciones con el fin de mejorar la velocidad de ejecución.

x86-64 Es una arquitectura basada en la extensión del conjunto de instrucciones x86 para manejar direcciones de 64 bits. Además de una

10

simple extensión contempla mejoras adicionales como duplicar el número y el tamaño de los registros de uso general y de instrucciones SSE.Se trata de una arquitectura desarrollada por AMD e implementada bajo el nombre de AMD64. El primer procesador (para computadoras personales) con soporte para este conjunto de instrucciones fue el Opteron, lanzado en abril de 2003. Posteriormente ha sido implementado en múltiples variantes del Athlon 64 y posteriores; y del Pentium 4 y posteriores de Intel, en éste último caso bajo una versión de Intel llamada Intel 64 (antes EM64T).

SSE4.1 Es un conjunto de instrucciones implementadas en el microprocesador K10 de AMD (K8L) de manera parcial (solo dispone de SSE4a) y en la familia Intel Core2 de 45nm y posteriores. Se anunció el 27 de septiembre de 2006 en el Foro de desarrolladores de Intel, mostrando sólo vagos detalles de lo que finalmente sería el nuevo conjunto de instrucciones. Durante la siguiente edición del foro de desarrolladores del 2007, se especificó que finalmente serían 47 instrucciones las que conformarían el set SSE4.

Estas instrucciones fueron incluidas con el núcleo Penryn de la rama de procesadores Intel Core 2, consiste en 47 instrucciones orientadas a mejorar el rendimiento en la manipulación de datos multimedia, juegos, criptografía y otras aplicaciones.

SSE4.2 Fueron implementadas en la microarqutectura Intel Nehalem, consisten en 7 instrucciones adicionales orientadas a mejorar el rendimiento al trabajar con procesadores de texto y acelerar algunas operaciones en aplicaciones específicas como las científicas, con estas son completadas las 54 instrucciones SSE4.

AESAVX Es un juego de instrucciones de 256 bits desarrollado por Intel

Corporation como una extensión al conjunto de instrucciones x86 utiizado en procesadores de Intel y AMD . Provee nuevas características, instrucciones y un nuevo esquema de codificación.

Es un vector de extensión SIMD de 256 bits para operaciones de punto flotante intensivo. Mejora el rendimiento en las nuevas aplicaciones, y algunas existentes, mediante el manejo de paquetes de datos vectoriales más grandes, y el uso de más hilos y núcleos del procesador.

Representación mnemónica y su función.

----------------------------------------------------------------|Mnemonic |Op|SZAPC|~s|Description               |Notes        ||---------+--+-----+--+--------------------------+-------------||ACI n    |CE|*****| 7|Add with Carry Immediate  |A=A+n+CY     |

11

|ADC r    |8F|*****| 4|Add with Carry            |A=A+r+CY(21X)||ADC M    |8E|*****| 7|Add with Carry to Memory  |A=A+[HL]+CY  ||ADD r    |87|*****| 4|Add                       |A=A+r   (20X)||ADD M    |86|*****| 7|Add to Memory             |A=A+[HL]     ||ADI n    |C6|*****| 7|Add Immediate             |A=A+n        ||ANA r    |A7|****0| 4|AND Accumulator           |A=A&r   (24X)||ANA M    |A6|****0| 7|AND Accumulator and Memory|A=A&[HL]     ||ANI n    |E6|**0*0| 7|AND Immediate             |A=A&n        ||CALL a   |CD|-----|18|Call unconditional        |-[SP]=PC,PC=a||CC a     |DC|-----| 9|Call on Carry             |If CY=1(18~s)||CM a     |FC|-----| 9|Call on Minus             |If S=1 (18~s)||CMA      |2F|-----| 4|Complement Accumulator    |A=~A         ||CMC      |3F|----*| 4|Complement Carry          |CY=~CY       ||CMP r    |BF|*****| 4|Compare                   |A-r     (27X)||CMP M    |BF|*****| 7|Compare with Memory       |A-[HL]       ||CNC a    |D4|-----| 9|Call on No Carry          |If CY=0(18~s)||CNZ a    |C4|-----| 9|Call on No Zero           |If Z=0 (18~s)||CP a     |F4|-----| 9|Call on Plus              |If S=0 (18~s)||CPE a    |EC|-----| 9|Call on Parity Even       |If P=1 (18~s)||CPI n    |FE|*****| 7|Compare Immediate         |A-n          ||CPO a    |E4|-----| 9|Call on Parity Odd        |If P=0 (18~s)||CZ a     |CC|-----| 9|Call on Zero              |If Z=1 (18~s)||DAA      |27|*****| 4|Decimal Adjust Accumulator|A=BCD format ||DAD B    |09|----*|10|Double Add BC to HL       |HL=HL+BC     ||DAD D    |19|----*|10|Double Add DE to HL       |HL=HL+DE     ||DAD H    |29|----*|10|Double Add HL to HL       |HL=HL+HL     ||DAD SP   |39|----*|10|Double Add SP to HL       |HL=HL+SP     ||DCR r    |3D|****-| 4|Decrement                 |r=r-1   (0X5)||DCR M    |35|****-|10|Decrement Memory          |[HL]=[HL]-1  ||DCX B    |0B|-----| 6|Decrement BC              |BC=BC-1      ||DCX D    |1B|-----| 6|Decrement DE              |DE=DE-1      ||DCX H    |2B|-----| 6|Decrement HL              |HL=HL-1      ||DCX SP   |3B|-----| 6|Decrement Stack Pointer   |SP=SP-1      ||DI       |F3|-----| 4|Disable Interrupts        |             ||EI       |FB|-----| 4|Enable Interrupts         |             ||HLT      |76|-----| 5|Halt                      |             ||IN p     |DB|-----|10|Input                     |A=[p]        ||INR r    |3C|****-| 4|Increment                 |r=r+1   (0X4)||INR M    |3C|****-|10|Increment Memory          |[HL]=[HL]+1  ||INX B    |03|-----| 6|Increment BC              |BC=BC+1      ||INX D    |13|-----| 6|Increment DE              |DE=DE+1      ||INX H    |23|-----| 6|Increment HL              |HL=HL+1      ||INX SP   |33|-----| 6|Increment Stack Pointer   |SP=SP+1      ||JMP a    |C3|-----| 7|Jump unconditional        |PC=a         ||JC a     |DA|-----| 7|Jump on Carry             |If CY=1(10~s)||JM a     |FA|-----| 7|Jump on Minus             |If S=1 (10~s)||JNC a    |D2|-----| 7|Jump on No Carry          |If CY=0(10~s)||JNZ a    |C2|-----| 7|Jump on No Zero           |If Z=0 (10~s)||JP a     |F2|-----| 7|Jump on Plus              |If S=0 (10~s)||JPE a    |EA|-----| 7|Jump on Parity Even       |If P=1 (10~s)||JPO a    |E2|-----| 7|Jump on Parity Odd        |If P=0 (10~s)||JZ a     |CA|-----| 7|Jump on Zero              |If Z=1 (10~s)||LDA a    |3A|-----|13|Load Accumulator direct   |A=[a]        ||LDAX B   |0A|-----| 7|Load Accumulator indirect |A=[BC]       ||LDAX D   |1A|-----| 7|Load Accumulator indirect |A=[DE]       ||LHLD a   |2A|-----|16|Load HL Direct            |HL=[a]       ||LXI B,nn |01|-----|10|Load Immediate BC         |BC=nn        |

12

|LXI D,nn |11|-----|10|Load Immediate DE         |DE=nn        ||LXI H,nn |21|-----|10|Load Immediate HL         |HL=nn        ||LXI SP,nn|31|-----|10|Load Immediate Stack Ptr  |SP=nn        ||MOV r1,r2|7F|-----| 4|Move register to register |r1=r2   (1XX)||MOV M,r  |77|-----| 7|Move register to Memory   |[HL]=r  (16X)||MOV r,M  |7E|-----| 7|Move Memory to register   |r=[HL]  (1X6)||MVI r,n  |3E|-----| 7|Move Immediate            |r=n     (0X6)||MVI M,n  |36|-----|10|Move Immediate to Memory  |[HL]=n       ||NOP      |00|-----| 4|No Operation              |             ||ORA r    |B7|**0*0| 4|Inclusive OR Accumulator  |A=Avr   (26X)||ORA M    |B6|**0*0| 7|Inclusive OR Accumulator  |A=Av[HL]     ||ORI n    |F6|**0*0| 7|Inclusive OR Immediate    |A=Avn        ||OUT p    |D3|-----|10|Output                    |[p]=A        ||PCHL     |E9|-----| 6|Jump HL indirect          |PC=[HL]      ||POP B    |C1|-----|10|Pop BC                    |BC=[SP]+     ||POP D    |D1|-----|10|Pop DE                    |DE=[SP]+     ||POP H    |E1|-----|10|Pop HL                    |HL=[SP]+     ||POP PSW  |F1|-----|10|Pop Processor Status Word |{PSW,A}=[SP]+|--------------------------------------------------------------------------------------------------------------------------------|Mnemonic |Op|SZAPC|~s|Description               |Notes        ||---------+--+-----+--+--------------------------+-------------||PUSH B   |C5|-----|12|Push BC                   |-[SP]=BC     ||PUSH D   |D5|-----|12|Push DE                   |-[SP]=DE     ||PUSH H   |E5|-----|12|Push HL                   |-[SP]=HL     ||PUSH PSW |F5|-----|12|Push Processor Status Word|-[SP]={PSW,A}||RAL      |17|----*| 4|Rotate Accumulator Left   |A={CY,A}<-   ||RAR      |1F|----*| 4|Rotate Accumulator Righ   |A=->{CY,A}   ||RET      |C9|-----|10|Return                    |PC=[SP]+     ||RC       |D8|-----| 6|Return on Carry           |If CY=1(12~s)||RIM      |20|-----| 4|Read Interrupt Mask       |A=mask       ||RM       |F8|-----| 6|Return on Minus           |If S=1 (12~s)||RNC      |D0|-----| 6|Return on No Carry        |If CY=0(12~s)||RNZ      |C0|-----| 6|Return on No Zero         |If Z=0 (12~s)||RP       |F0|-----| 6|Return on Plus            |If S=0 (12~s)||RPE      |E8|-----| 6|Return on Parity Even     |If P=1 (12~s)||RPO      |E0|-----| 6|Return on Parity Odd      |If P=0 (12~s)||RZ       |C8|-----| 6|Return on Zero            |If Z=1 (12~s)||RLC      |07|----*| 4|Rotate Left Circular      |A=A<-        ||RRC      |0F|----*| 4|Rotate Right Circular     |A=->A        ||RST z    |C7|-----|12|Restart              (3X7)|-[SP]=PC,PC=z||SBB r    |9F|*****| 4|Subtract with Borrow      |A=A-r-CY     ||SBB M    |9E|*****| 7|Subtract with Borrow      |A=A-[HL]-CY  ||SBI n    |DE|*****| 7|Subtract with Borrow Immed|A=A-n-CY     ||SHLD a   |22|-----|16|Store HL Direct           |[a]=HL       ||SIM      |30|-----| 4|Set Interrupt Mask        |mask=A       ||SPHL     |F9|-----| 6|Move HL to SP             |SP=HL        ||STA a    |32|-----|13|Store Accumulator         |[a]=A        ||STAX B   |02|-----| 7|Store Accumulator indirect|[BC]=A       ||STAX D   |12|-----| 7|Store Accumulator indirect|[DE]=A       ||STC      |37|----1| 4|Set Carry                 |CY=1         ||SUB r    |97|*****| 4|Subtract                  |A=A-r   (22X)||SUB M    |96|*****| 7|Subtract Memory           |A=A-[HL]     ||SUI n    |D6|*****| 7|Subtract Immediate        |A=A-n        ||XCHG     |EB|-----| 4|Exchange HL with DE       |HL<->DE      ||XRA r    |AF|**0*0| 4|Exclusive OR Accumulator  |A=Axr   (25X)||XRA M    |AE|**0*0| 7|Exclusive OR Accumulator  |A=Ax[HL]     |

13

|XRI n    |EE|**0*0| 7|Exclusive OR Immediate    |A=Axn        ||XTHL     |E3|-----|16|Exchange stack Top with HL|[SP]<->HL    ||------------+-----+--+----------------------------------------|| PSW        |-*01 |  |Flag unaffected/affected/reset/set      || S          |S    |  |Sign (Bit 7)                            || Z          | Z   |  |Zero (Bit 6)                            || AC         |  A  |  |Auxilary Carry (Bit 4)                  || P          |   P |  |Parity (Bit 2)                          || CY         |    C|  |Carry (Bit 0)                           ||---------------------+----------------------------------------|| a p                 |Direct addressing                       || M z                 |Register indirect addressing            || n nn                |Immediate addressing                    || r                   |Register addressing                     ||---------------------+----------------------------------------||DB n(,n)             |Define Byte(s)                          ||DB 'string'          |Define Byte ASCII character string      ||DS nn                |Define Storage Block                    ||DW nn(,nn)           |Define Word(s)                          ||---------------------+----------------------------------------|| A  B  C  D  E  H  L |Registers (8-bit)                       || BC  DE  HL          |Register pairs (16-bit)                 || PC                  |Program Counter register (16-bit)       || PSW                 |Processor Status Word (8-bit)           || SP                  |Stack Pointer register (16-bit)         ||---------------------+----------------------------------------|| a  nn               |16-bit address/data (0 to 65535)        || n  p                |8-bit data/port (0 to 255)              || r                   |Register (X=B,C,D,E,H,L,M,A)            || z                   |Vector (X=0H,8H,10H,18H,20H,28H,30H,38H)||---------------------+----------------------------------------|| +  -                |Arithmetic addition/subtraction         || &  ~                |Logical AND/NOT                         || v  x                |Logical inclusive/exclusive OR          || <-  ->              |Rotate left/right                       || <->                 |Exchange                                || [ ]                 |Indirect addressing                     || [ ]+  -[ ]          |Indirect address auto-inc/decrement     || { }                 |Combination operands                    || ( X )               |Octal op code where X is a 3-bit code   || If ( ~s)            |Number of cycles if condition true      |----------------------------------------------------------------

4. SISTEMA QUE UTILIZA

Encapsulado.

Poseen un encapsulado de 22 nano metros y su construcción está basada en transistores Tri – Gate (menos del 50% de consumo energético al mismo nivel de rendimiento respecto de los transistores planos). La superficie del encapsulado cuenta con 995 millones de transistores. Soportan las tecnologías HyperThreading

14

y Turbo boost, aunque algunas características están capadas o desactivadas para diferenciarse entre los distintos segmentos de mercado, como ocurría con las anteriores generaciones. Frecuencias de reloj de serie desde 2,3 GHz hasta 3,4 GHz. Con Turbo boost activado, se llega hasta los 3,8 GHz sin practicar overclock manual. La GPU integrada cuenta con frecuencias desde 650 MHz hasta 850 MHz, y si se activa Turbo Boost hasta 1,35 GHz. Ancho de banda del bus en anillo de 256 bits por ciclo. El bus conecta los núcleos. Controlador de memoria mejorado con un ancho de banda máximo de 25,6 GiB/s y soporte para DDR3 a 1600 MHz en doble canal con dos operaciones de carga/almacenamiento por ciclo. Potencia de diseño térmico comprendida entre 35 W y 95 W. Doble y cuádruple núcleo disponibles desde la salida de los mismos, los de séxtuple y óctuple núcleo llegarían al mercado más adelante. Mejorado el rendimiento con operaciones de función transcendente, cifrado AES y SHA-1.Además Soporte para PCI Express 3.0. Multiplicador Máximo de x63 en el procesador. (En Sandy Bridge eran x57). Soporte para memoria RAM hasta 2800MT/s en incrementos de 200 MHz. Intel HD Graphics con soporta para DirectX 11, OpenGL 3.1, y OpenCL 1.1. La GPU se tiene que posee hasta 16 unidades de ejecución. La GPU se tiene que posee hasta 16 unidades de ejecución. Un nuevo número generador y la instrucción RdRand, con nombre en clave Bull Mountain.

15

Fuente de energía.Como algunos pueden haber esperado, se ha logrado una nueva hazaña de overclocking utilizando las unidades centrales de procesamiento Ivy Bridge de Intel. El chip Core i7-3770K fue puesto en una placa madre Gigabyte Z77X-UD5H y respaldado por 4 GB de memoria DDR3-2133 MHz (dos módulos de 2 GB cada uno).

16

Mientras tanto, una fuente de alimentación (PSU) de gama alta Corsair AX1200W proporcionó la energía necesaria.

Cuando se utilizó un valor de multiplicador de reloj de 63.0x, el i7-3770K logró subir hasta a 6,616 GHz, mientras que la velocidad de reloj de 6584.86 MHz fue alcanzada en una prueba 104.52 x 63.

Además de esto, cuando se dejó a 6,511 GHz, la frecuencia del reloj permaneció estable tras ser sometida a la prueba SuperPi. Más precisamente, el tiempo de 1M fue de 5,585s.

La prueba muestra que el chip puede soportar mucho y exhibirá un buen potencial de overclocking y estabilidad incluso cuando está presente sólo refrigeración por aire o por agua.

Por supuesto, 6,616 GHz no es realmente un récord. Después de todo, el primer lugar pertenece a AMD FX-8150 (8,58 GHz).

Frecuencia de operación.

Al igual que las piezas Sandy Bridge Core i7 actuales, la CPU 3770K también ofrecerá memoria L3 compartida de 8 MB, pero su GPU integrada se ha actualizado a la nueva HD 4000 que empaqueta un 30% más unidades de ejecución (EUs).

La potencia de diseño térmico (TDP) del chip también fue modificada, ya que la nueva tecnología Tri-Gate de 22nm usada para la fabricación de Ivy Bridge ayuda a disminuir el consumo energético de la CPU.El resultado final es un chip que funciona en las mismas frecuencias que el Core i7-3700K y aunque tenga un núcleo gráfico más rápido, su TDP es un 19% más baja (77W vs 95W).Al igual que todos los otros procesadores de la serie K lanzados por Intel hasta ahora, el Core i7-3770K también cuenta con un multiplicador desbloqueado, lo que significa que los overclockers serán capaces de impulsar las frecuencias de funcionamiento de la CPU más allá de lo que Intel había especificado inicialmente.

La nueva gráfica.

La nueva Intel HD Graphics 4000 no entra en demasiados detalles de arquitectura pero aumenta el rendimiento de forma notable y además añade compatibilidad con

17

estándares ya bastante extendidos como OpenCL y DirectX 11. Esto la hace más compatible con juegos modernos aprovechando técnicas recientes con mejoras notables en otros ámbitos como el de la computación general logrando un mayor aporte multimedia.

La potencia aumenta también de forma notable convirtiendo a esta tarjeta grafica en una alternativa real para disfrutar de juegos modernos a calidades medias y relaciones normales con tasas de velocidad bastante respetables. Nosotros hemos probado alguno de estos juegos como F1 2011 o HAWX 2 en modos DirectX 11 con resoluciones de 1920x1080 sin filtros y con calidades medias y los resultados son para nosotros bastante sorprendentes, para una grafica integrada Intel, con

medias de mas de 30FPS.

Sin drivers optimizados Diablo 3 ya se mueve a una media de 20-25FPS a una resolución de 1400x900 puntos en calidad media con antialiasing.

18

El F1 2011 se mueve en calidad DirectX, con ajustes normales y sin FSAA, a una media de 35FPS con resolucion de pantalla a 1920x1080npuntos.

La nueva grafica permite, mediante la tecnología Quicksync de Intel, comprimir video de forma mas eficiente que los propios núcleos del procesador y además liberándolos del proceso pudiendo estar disponibles para otras tareas. La mejora en nuestro Core i7-3770k es de 3 veces mas rápida la compresión de video de alta definición con la HD 4000 que con los propios núcleos del procesador con un overclocking bastante alto.

Programas como PowerDirector, MediaConverter, Total Media Theater....y un largo etcétera ya soportan la tecnología Quicksync de Intel. Comprimir video para un ipad ahora nos puede suponer hasta 3 veces menos tiempo que usando los núcleos convencionales.

Otra mejora es que desde estos primeros drivers ya nos encontramos con un buen soporte de aceleración de video en programas tan extendidos como MPC-HC, VLC e incluso Flash con unos consumos ridículos que en nuestras pruebas, con videos en formato 1080p, apenas roza el 1% de consumo de CPU.

19

Entre otras características que posee el microprocesador Ivy Bridge se contemplan las siguientes:

Mejoras adicionales en el proceso de fabricación. Además de usar 22 nanómetros cada uno de ellos podrá tener un menor consumo ya que utilizan un diseño con triple puerta. Como vemos todo pensado para crear micros lo más eficientes energéticamente posibles.

Tarjeta gráfica integrada. Se añade soporte para Directx 11. Sus prestaciones son mayores. Intel se dio cuenta que este era su mayor fallo y lo ha intentado solucionar.

Memoria cache. Debido a que tiene más espacio la memorias cache de nivel 3 es mucho mayor.

Consumo. Se pasa de un TDP de 85 watios a 77 en los micros de gama media por poner un ejemplo.

20

5. SEÑALES DE CONTROL

Reloj.En cuanto el tipo de reloj que manejan se hicieron diversas pruebas para contemplar un buen funcionamiento del overclocking estas pruebas cubrieron el rendimiento de la CPU en estado regular y con las frecuencias aceleradas y, aunque el usuario aún no mencionó unas cifras exactas, el procesador i7 ES-3770K fue, en promedio, un 10% más rápido que el actual Core i7-2600K.En cuanto al potencial de overclocking, el chip también registró un rendimiento similar al de sus homólogos de la colección Sandy Bridge y la frecuencia más alta alcanzada con todos los núcleos activos se estableció en 4,8 GHz.

El Core i7-3770K incluirá cuatro núcleos computacionales con soporte para Hyper-Threading, con frecuencia básica de 3,5 GHz y también admitirá la tecnología Turbo Boost de Intel que puede incrementar su velocidad de funcionamiento a 3,9 GHz cuando no todos los núcleos están cargados.

Haciendo una comparación entre su versión anterior de Ivy Bridge, Sandy Bridge como se muestra en la tabla:

21

Ciclo de instrucciones.

Las instrucciones SSE de 128 bits se emiten a una frecuencia de capacidad de proceso de una por ciclo de reloj, lo que posibilita un nuevo nivel de eficacia de procesamiento de aplicaciones optimizadas para SSE4.Streaming SIMD Extensions (SSE) es un conjunto de instrucciones SIMD (Single Instruction, Multiple Data - Única Instrucción, Múltiples Datos) añadidas en el año 1.999 al procesador Pentium III, como extension a la arquitectura x86 como respuesta a la tecnología 3DNow! que AMD tenía implementada años atrás.

La versión 4.2 de las extensiones de vector de Intel SSE trae de regreso al futuro el x86 ISA atrás con la adición de nuevas instrucciones de manipulación de cadenas. Digo “Regreso al futuro” porque el soporte a nivel de cadena de procesamiento ISA es una característica de las arquitecturas CISC que se considera obsoleta actualmente en los años post-RISC. Pero la cadena de instrucciones del nuevo SSE 4,2 están destinadas a acelerar el procesamiento de XML, lo que las convierte en perfectas para la Web y aplicaciones futuras basadas en XML.

SSE 4.2 también incluye una instrucción CRC que acelera el almacenamiento y las aplicaciones de red, así como una instrucción POPCNT útil para una variedad de tareas de patrón especificado. Además, para ofrecer mejor soporte a las aplicaciones multi-hilo, Intel ha reducido la latencia de los hilos de las primitivas de sincronización.

En el frente de virtualización, acelera las transiciones y tiene algunas mejoras sustanciales, que no voy a detallar aquí, en su sistema de memoria virtual que reduce en gran medida el número de esas transiciones requeridas por el Hypervisor.

Unidad de Control.

Para el Core i7 3770k existe un programa llamado Modo Turbo es una característica de rendimiento que se desbloquea automáticamente contenedores adicionales de velocidad (multiplicadores) y permite que el procesador a la auto-overclocking sobre la base de las condiciones térmicas y de carga de trabajo. Por ejemplo, si el Poder de Control Unit (PCU) detecta que sólo un núcleo está activo y los otros tres se encuentran en un estado de inactividad, se utilizará la energía no utilizada y la capacidad térmica de overclock que activa un solo núcleo para

22

asegurar superior, el rendimiento de un único subproceso . Por el contrario, si está ejecutando una aplicación multi-hilo, la UCP medir la capacidad térmica y si el procesador está funcionando lo suficientemente fría como se overclock los seis núcleos. Turbo puede proporcionar una mejora en la velocidad de 400Mhz en individuales y de las cargas de trabajo de doble rosca-, 300 MHz de triple rosca cargas de trabajo de 300MHz, y en aplicaciones que utilizan cuatro hilos o más. Ivy Bridge también se ocupa de los modos Turbo Boost más rápido, y se aferra a lo largo, lo cual también ayuda a mejorar el rendimiento

23

24

6. FUNCIONES DE LAS PATILLAS

25

1. INTRODUCCIÓN

Microcontrolador PIC16F88

El PIC16F88 es un microcontrolador de la familia PIC, fabricada por la empresa Microchip.Se trata de uno de los microcontroladores que puede reemplazar al más popular del mercado PIC16F84, ideal para principiantes, debido a su arquitectura de 8 bits, 18 pines, y un set de instrucciones RISC muy amigable para memorizar y fácil de entender.En los últimos años se ha popularizado el uso de este microcontrolador debido a su bajo costo y tamaño. Se ha usado en numerosas aplicaciones, que van desde los automóviles a decodificadores de televisión. Es muy popular su uso por los aficionados a la robótica y electrónica.Puede ser programado tanto en lenguaje ensamblador como en Basic y principalmente en C, para el que existen numerosos compiladores.

2. ARQUITECTURA DEL MICROCONTROLADOREl PIC16F88 es un microcontrolador de la familia PIC, fabricada por la empresa Microchip.

Se trata de uno de los microcontroladores que puede reemplazar al más popular del mercado PIC16F84, ideal para principiantes, debido a su arquitectura de 8 bits, 18 pines, y un set de instrucciones RISC muy

amigable para memorizar y fácil de entender.En los últimos años se ha popularizado el uso de este microcontrolador debido a su bajo costo y tamaño. Se ha usado en numerosas aplicaciones, que van desde los automóviles a decodificadores de televisión. Es muy popular su uso por los aficionados a la robótica y electrónica.Puede ser programado tanto en lenguaje ensamblador como en Basic y principalmente en C, para el que existen numerosos compiladores.

3. REPERTORIO DE INSTRUCCIÓNEl conjunto de instrucciones PIC16 es altamente ortogonal y es consta de tres categorías básicas:• Las operaciones orientadas a byte• El bit-operaciones orientadas a• Las operaciones literales y control

26

Cada instrucción PIC16 es una palabra de 14-bit dividido en una código de operación, que especifica el tipo de instrucción y uno o más operandos, que además especifica la operación de la instrucción. Para orientados a bytes instrucciones, 'f' representa un archivo registro de designador y 'd' representa un destino designador. El designador de registro de archivo que se especifica registro del archivo es para ser utilizado por la instrucción.El designador de destino especifica que el resultado de la operación se va a colocar. Si "d" es cero, el resultado es colocado en el registro W. Si "d" es uno, el resultado se coloca en el archivo de registro especificado en la instrucción.Para orientados a bits instrucciones, 'b' representa un campo de bits designador, que selecciona el bit afectada por la operación, mientras que 'f' representa la dirección del archivo en el que el bit está localizado.Para las operaciones literales y de control, 'k' representa un ocho u once años-bit valor constante o literal. Un ciclo de instrucción consta de cuatro períodos de oscilador. Para una frecuencia del oscilador de 4 MHz, esto da una la instrucción normal de tiempo de ejecución de 1 ms. Todas las instrucciones se ejecutan dentro de un ciclo de instrucción individual, a menos que una prueba condicional es verdadera, o el contador de programa se cambia como resultado de una instrucción. Cuando estaocurre, la ejecución se necesitan dos ciclos de instrucción, con el segundo ciclo ejecutado como un NOP.Cualquier instrucción que especifica un registro de archivo como parte de la instrucción realiza una operación de lectura-modificación-escritura (RSR). El registro se lee, los datos modificados y se el resultado se almacena de acuerdo con cualquiera de la instrucción, o el designador de destino 'd'. Una operación de lectura es realizó en un registro, incluso si la instrucción escribe aque se registran. Por ejemplo, un "CLRF PORTB" la instrucción va a leer PORTB, borrar todos los bits de datos, a continuación, escribir el resultado volver al PORTB. En este ejemplo se tendría el resultado no deseado de que la condición que establece el RBIF la bandera se borra.

27

4. SISTEMA QUE UTILIZAEl PIC16F87/88 pertenece a la familia de gama media de dispositivos PICmicro ®. Estos dispositivos contienen características que son nuevas para la línea de productos PIC16:• Los modos de bajo consumo: RC_RUN permite que el núcleo y periféricos a ser sincronizadas de la INTRC, mientras que SEC_RUN permite que el núcleo y los periféricos a ser velocidad de reloj del Timer1 de baja potencia. • oscilador RC interno con ocho seleccionables frecuencias, incluyendo 31,25 kHz, 125 kHz, 250 kHz, 500 kHz, 1 MHz, 2 MHz, 4 MHz y 8 MHz. El INTRC puede ser configurado como un reloj fuente primaria o secundaria. • El módulo Timer1 consumo de corriente tiene ha reducido considerablemente a partir del 20 mA (previas PIC16 dispositivos) a 1,8 mA típico (32 kHz a 2V), que esideal para aplicaciones de reloj en tiempo real.

28

• Watchdog Timer Plus (WDT) que puede tener un periodo programable de 1 ms a 268s. la WDT tiene su propio 16-bit pre-escalador.• Dos velocidades de arranque: Cuando el oscilador es configurado para LP, XT o HS modo oscilador, esta función será el reloj del dispositivo de la INTRC, mientras que el oscilador se está calentando. Esto, a su vez, se permitirá la ejecución de código en forma inmediata• Fail-Safe Clock Monitor: Esta función le permitirá al dispositivo para continuar la operación si el primario o fuente de reloj secundario no se cambia a la INTRC.• El módulo A / D tiene un nuevo registro para PIC16 dispositivos de llamada ANSEL. Este registro permite más fácil la configuración de analógicas o digitales pines I / O.

5. SEÑALES DE CONTROLEstos dispositivos tienen una serie de características destinadas a maximizarla fiabilidad del sistema, minimizar costos a través de la eliminación de los componentes externos, proporcionan ahorro de energía modos de funcionamiento y protección de código de oferta:• Restablecer- Power-on Reset (POR)- Power-up Timer (PWRT)- Oscilador de puesta en marcha del temporizador (OST)- Brown-out Reset (BOR)• Interrumpe• Watchdog Timer (WDT)• Dos velocidades de puesta en marcha• Fail-Safe Clock Monitor de• sueño• Código de Protección• Lugares de identificación• In-Circuit Serial Programming ™ (ICSP ™)Hay dos temporizadores que ofrecen las demoras necesarias en materia de encendido. Uno de ellos es el oscilador de puesta en marcha del temporizador (OST), la intención de mantener el chip en Reset hasta que el cristal oscilador es estable. El otro es el temporizador de encendido (PWRT), que proporciona un retardo fijo de 72 ms (nominal) el encendido solamente. Se ha diseñado para mantener la parte en Restablecer mientras que el suministro de energía se estabiliza y está habilitado o discapacitado con un poco de configuración. Con estos dos temporizadores en el chip, la mayoría de las aplicaciones no necesitan externa Restablecer circuito.

29

6. FUNCIONES DE LAS PATILLAS

30

CONCLUSIÓN.

La nueva generación de procesadores Intel se estrena sin grandes cambios pero con mejoras fundamentales en aspectos muy necesarios. Su reducción de proceso de fabricación y sus optimizaciones de producción le permiten ser hasta 10-20% más rápido con respecto a los procesadores de la generación anterior. Esto se suma a una grafica bastante más potente y más modernizada donde encontraremos mejor aceleración de cómputo general, mejores gráficos y bastante más velocidad. Todo además aderezado con una reducción de consumo de casi el 20% que hace de estos procesadores una apuesta interesante entre rendimiento, integración y reducción de consumo. Sin duda el procesador a elegir para los próximos meses para los que busquen la solución completa más rápida y versátil.

31