informe de laboratorio 3 - electrónica análoga - amplificador diferencial bjt

LABORATORIO DE ELECTRONICA ANALOGA 1

Informe 3: Amplificador diferencial con BJTs(marzo 2013)

Diego Gomez

Resumen—Se realizo el analisis de tres distintos circui-tos amplificadores diferenciales. Este analisis consistio enuna evaluacion desde la teorıa, la simulacion y la practica.En cada caso se determino los valores de polarizacion delos circuitos, las ganancias diferenciales, comunes y elfactor de rechazo (CMRR). En particular, se comproboque la atenuacion es mejor en los dos amplificadores queen lugar de contar con una resistencia tenıan una etapade polarizacion. Ası mismo, que una carga activa en lugarde resistencias en el colector del par diferencial da lugara una ganancia diferencial mayor.

Palabras Clave—Amplificador diferencial, transistorBJT, etapa de polarizacion, modo diferencial, modocomun, ganancia, factor de rechazo, carga activa, diseno.

I. INTRODUCCION

EN esta practica se diseno y se realizo el montajede un circuito de amplificacion diferencial con

transistores BJT 2N3904. El diseno se llevo a cabosiguiendo como lineamiento determinados valores depolarizacion y amplificacion dados por la guıa [1].Ası mismo, se realizo el montaje de un amplificadordiferencial con carga activa por medio de un circuitointegrado CA3086 y transistores BJT 2N3906. Enambos casos se comparo lo obtenido en la practica conuna simulacion realizada en Altium Designer (16.0).

II. MARCO TEORICO (SESION 6)II-A. Diseno de amplificador con carga

En primer lugar se diseno un amplificador diferen-cial con una carga resistiva en los emisores (figura1). Este amplificador debıa satisfacer las siguientesespecificaciones (tabla I):

Tabla I: Parametros de diseno

VCC

(V)VDD

(V)IC1

(mA)IC2

(mA)|Avd|(V/V)

6 -6 10 10 100

Para calcular el valor de la carga se supuso un voltajede 0.65 mV para la juntura base emisor en los dostransistores. De esta manera:

REE =−VBEon − VDDIC1 + IC2

=−0.65 + 6

20= 267.5Ω

e-mail: [email protected]

Figura 1: Circuito amplificador diferencial con cargaen el emisor

Para determinar el valor de las resistencias en loscolectores se tuvo en cuenta el circuito mitad en mododiferencial.

Avd = −αRC1

2re→ RC1 =

2VT |Avd|αIC1

= 505Ω

II-B. Diseno de amplificador con etapa de polariza-cion

Teniendo en cuenta las mismas especificaciones sereemplazo la resistencia en el circuito anterior por unaetapa de polarizacion (figura 2). Debido a que se querıaque esta etapa trabajara en la mitad de la lınea deoperacion del transistor Q3, se tenıa que la resistenciaen el emisor de esta debıa ser igual al voltaje maximodividido entre 2 veces la corriente:

RE =−VBEon − VDD

2IC3= 132.4Ω

VE3 = VDD +REIE3 = −3.33VVB3 = VE3 + VBEon = −2.68V

Para calcular las resistencias faltantes se asume unβ de 100, tal que la corriente IB3 es despreciable encomparacion con la corriente total que pasa por estasresistencias. De esta manera se tiene un divisor devoltaje tal que se puede escoger libremente una de lasresistencias. En este caso se escogio R2 = 5KΩ.


Figura 2: Circuito amplificador diferencial con etapade polarizacion

Figura 3: Circuito amplificador diferencial con cargaactiva

VB3 = VDD

(R1

R1 +R2

)→ R1 =

(VDDVB3

)−1

R2

=

(−6

−2.68

)−1

5 = 4KΩ

II-C. Diseno de amplificador con carga activa

El ultimo paso de diseno consistio en simplementedeterminar la resistencia R3 tal que la corriente delespejo de corriente (figura 3) fuera de 10 mA.

R3 =VCC − VBEon − VDD

Iref= 2.34KΩ

II-D. Ganancia, factor de rechazo y calculos adicio-nales

Teniendo en cuenta los circuitos de las figuras 1, 2y figXXX se determinaron sus ganancias y CMRR.

II-D1. Amplificador con carga: El circuito mitadconsiste en una etapa emisor-comun con resistencia enel emisor igual al doble de REE , de esta manera laganancia comun es:

Avc = − αRC1

re + 2REE= −0.94V/V

CMRR = 20 log10

(AvdAvc

)= 40.54dB

Claramente la resistencia de entrada diferencial delamplificador en este caso es 2 veces el valor de laresistencia rπ del modelo de pequena senal.

Rind = 2rπ1 = 2

(βVTIC1

)= 500Ω

Adicionalmente se tiene que la potencia DC disipadapor cada resistencia es:

P (RC1) = P (RC2) = I2C1RC1 = 50.5mW

P (REE) = (IE1 + IE2)2REE = 107.5mW

Se puede concluir que resistencias de un cuarto deWatt funcionan correctamente, si bien para el caso deREE resulta mas adecuado una de medio Watt.

II-D2. Amplificador con etapa de polarizacion:Lo unico que cambia en el modo comun para estecaso, con respecto al anterior, es que la resistenciaen el emisor no es dos veces REE sino dos vecesla resistencia de salida de la etapa de polarizacion.Para calcular esta se desconecta el transistor Q3 y secoloca una fuente de prueba. El modelo π resulta masapropiado en este caso, en el que resulta que hay unafuente de corriente en paralelo con la resistencia r0, yeste paralelo en serie con una resistencia que resultadel paralelo de R3 con la serie de rπ3 con R1||R2. Deesto se obtiene:

r0 =VAIC3

=100

20= 5 KΩ

rπ3 =βVTIC3

= 125Ω

Req = (R1||R2) + rπ3 +R3 = 2.48 KΩ

iπ = iprueba

(R3

Req

)iQ = −βiπ

vfuente = r0(ifuente − iQ) +R3(ifuente − iπ)

→ RO =vfuente

ifuente= 10.4 KΩ

En el anterior calculo se tomo un voltaje Early de100 V, valor que aparace en el codigo spice de lalibrerıa de Fairchild Semiconductors en Altium.Una vez obtenida la resistencia de salida, solo resta re-emplazar este valor por REE en los anteriores calculos:


Avc = − αRC1

re + 2RO= −2.42× 10−2V/V

CMRR = 20 log10

(AvdAvc

)= 72.32dB

II-D3. Amplificador con carga activa: En libro [2]se encuentra el metodo para determinar la ganancia deeste amplificador, que resultar ser bastante similar alcaso sin carga activa:

Avd = gm(r02||r04) =IC2

VT

(∣∣∣∣VA2

IC2

∣∣∣∣ || ∣∣∣∣VA1

IC1

∣∣∣∣)=

5 mA25 mV

(100 V5 mA

|| 50 V5 mA

)= 1333.33V/V

En esta formula se asume que VA para un npnes de 50 V y para un pnp de 100 V, que son losvalores que se encuentran en la librerıa de FairchildSemiconductors en Altium. Se tomaron estos valorespara los npn, que realmente se encontraban en unintegrado del fabricante Intersil, debido a que en eldatasheet no se encontraba este parametro.En cuanto a la ganancia comun, esta esta dada porla siguiente formula [2], en la cual resulta claro quela ganancia de salida de la etapa de polarizacion essimplemente r05:

Avc = − r042r05

(2rπ3

+ 1r03

gm + 2rπ3

+ 1r03

)

≈ −1

2

(2rπ3

gm + 2rπ3

)= −1.00× 10−2V/V

CMRR = 20 log10

(AvdAvc

)= 102.50dB

III. PROCEDIMIENTO

Cada uno de los circuitos se implemento en una pro-toboard (figuras 4, 5 y 6). Algunas de las resistencias sereemplazaron por potenciometros, dado que por faltade una completa simetrıa las corrientes deseadas noeran las mismas que las esperadas, si bien era poco loque variaban.La toma de medidas consistio en los tres casos entres partes. Primero se abrıa el circuito en algunode los puntos sobre los que se quisiera que pasaradeterminada corriente y se medıa con un multımetro lacorriente. Si el valor se alejaba de la teorıa se variabaalguno de los potenciometros. En segundo lugar, sedesconectaba una de las bases del par diferencial detierra y se conectaba a una fuente generadora, quese configuraba con una senal de salida sinusoidalcon amplitud de 20 mVpp y frecuencia de 1KHz.Posteriormente se repetıa lo mismo con la otra base ydespues se hacıa con ambas, para observar la respuestaen modo comun.

Figura 4: Montaje de amplificador diferencial concarga en el emisor

Figura 5: Montaje de amplificador diferencial con etapade polarizacion

IV. RESULTADOS DE SIMULACION

IV-A. Comportamiento DC

Para el caso de el circuito con carga se obtuvo unacorriente IC1 de 9.807 mA, lo que se aleja un 1.93 %del calculo teorico. En cambio, para el circuito conetapa de polarizacion se obtuvo una corriente IC1 de8.505 mA, lo que se aleja un 14.95 % del calculoteorico. Debido a que este valor se alejo tanto, se hizoun barrido con el valor de la resistencia RE3 con elque se determino que un valor adecuado era de 119.5Ω,para el que la corriente era de 9.50 mA, que se alejatan solo un 5 %. En cuanto al tercer amplificador, lacorriente IC5 obtenida en simulacion fue de 9.886 mA,que se aleja un 1.14 %.

Figura 6: Montaje de amplificador diferencial concarga activa


Figura 7: Simulacion de modo diferencial del amplifi-cador diferencial con carga en el emisor

Figura 8: Simulacion de modo diferencial del amplifi-cador diferencial con etapa de polarizacion

IV-B. Comportamiento AC

A continuacion se muestran las graficas obtenidas delas respuestas en simulacion (figura 7 a figura 13) y unatabla que resume las ganancias y los CMRR obtenidos(tabla II). Se puede notar que en general las gananciasdiferenciales y comunes son menores a las teoricas,pero en cambio los CMRR son bastante parecidos.

Tabla II: Ganancias de simulacion

Carga Etapa dePolarizacion

Avd Avc CMRR Avd Avc CMRR70.67 0.933 37.59 69.66 8.3×10−3 78.47

CargaActiva

Avd Avc CMRR626.36 1×10−3 115.94

Figura 9: Simulacion de modo diferencial del amplifi-cador diferencial con carga activa

Figura 10: Simulacion de modo diferencial del ampli-ficador diferencial con carga activa y resistencia de 10KΩ

V. RESULTADOS PRACTICOS

V-A. Comportamiento DC

Debido a que se utilizaron trimmers y un poten-ciometro en lugar de resistencias, como se observo enlas fotos del montaje, las corrientes de polarizaciondeseadas variaron entre 9.8 mA y 10 mA, lo quesignifica un error maximo del 2 %. La necesidad deutilizarlos se debe principalmente a que los transistoresy las resistencias de colector son distintos entre ellosy por tanto el circuito no es simetrico como se suponeen la teorıa.


Figura 11: Simulacion de modo comun del amplifica-dor diferencial con carga en el emisor

Figura 12: Simulacion de modo comun del amplifica-dor diferencial con etapa de polarizacion

V-B. Comportamiento AC

A continuacion se muestran las graficas obtenidas enla practica con una fuente generadora y un osciloscopio(figura 14 a figura 20). Cada un de estas correspondea una de las de simulacion. Ası mismo, se resumira loobtenido en dos tablas, una con las ganancias obtenidasy otras con la comparacion de estas con las anteriores(tablas III y IV).

Figura 13: Simulacion de modo comun del amplifica-dor diferencial con carga activa

Figura 14: Simulacion de modo diferencial del ampli-ficador diferencial con carga en el emisor

Figura 15: Simulacion de modo diferencial del ampli-ficador diferencial con etapa de polarizacion


Figura 16: Simulacion de modo diferencial del ampli-ficador diferencial con carga activa

Figura 17: Simulacion de modo diferencial del ampli-ficador diferencial con carga activa y resistencia de 10KΩ

Tabla III: Ganancias de laboratorio

Carga Etapa dePolarizacion

Avd Avc CMRR Avd Avc CMRR62.93 1.13 34.92 67.59 2.96×10−2 67.17

CargaActiva

Avd Avc CMRR174.47 - -

Figura 18: Simulacion de modo comun del amplifica-dor diferencial con carga en el emisor

Figura 19: Simulacion de modo comun del amplifica-dor diferencial con etapa de polarizacion

Figura 20: Simulacion de modo comun del amplifica-dor diferencial con carga activa

Tabla IV: Error relativo (en porcentaje) de gananciasen el laboratorio con respecto a las teoricas y desimulacion

Cargae(Avd) e(Avc) e(CMRR)

Teorıa Sim. Teorıa Sim. Teorıa Sim.37,07 10,95 20,21 21,11 13,87 7,11

Etapa dePolarizacione(Avd) e(Avc) e(CMRR)

Teorıa Sim. Teorıa Sim. Teorıa Sim.32,41 2,97 22,31 256,63 7,12 14,40

CargaActivaAvd e(Avc) e(CMRR)

Teorıa Sim. Teorıa Sim. Teorıa Sim.86,91 72,15 - - - -

VI. ANALISIS

VI-A. Amplificador con carga y amplificador conetapa de polarizacion

Como se puede notar en la tabla IV los errores deestas dos configuraciones se encontraba un en ampliorango desde 2 % hasta 37.07 %, ademas de una bastantealejado del resto de 256 %. En particular, los erroresmas grandes sucedieron en comparacion con la teorıa,esto es algo que cabe esperar dado que en la teorıase ignoran muchos aspectos del circuito, ası como seasumieron casi arbitrariamente algunos valores comolos voltajes de Early y las ganancias de corriente β.


En cuanto a los errores entre simulacion y practica,un buen componente sigue debiendose a que ciertascosas no se consideran en el modelo de simulacioncomo la simetrıa del circuito que se debe arreglar conla variacion de alguna resistencia. Sin embargo, otracomponente se debe al problema de medicion comotal, dado que a voltajes muy pequenos, del orden de 1mV el ruido que hay presente es de un tamano inclusomayor. Entonces realmente no son muy confiables losresultados para el modo comun en la practica.En cuanto a la comparacion de estos dos amplificado-res, es claro que la ventaja que introduce la etapa depolarizacion es que en el modo comun el circuito mitadcuenta con una resistencia mucho mayor en el emisor,lo que se traduce en una mayor atenuacion y por tantoun factor de rechazo aproximadamente 40 dB mayor,como se noto en la teorıa, la simulacion y la practica.Ademas de esto, la presencia de una resistencia nofija la corriente, mientras que la etapa de polarizacionsı, lo que permite que ante variaciones en el circuitoel segundo amplificador se mantenga mas cerca a losvalores esperados de corriente o voltaje.

VI-B. Amplificador con carga activa

En este caso no se puede realizar un analisis cuan-titativo en el sentido estricto de la palabra, dado elcomportamiento de saturacion que presento la senal desalida tanto en la simulacion como en el laboratorio.Esta saturacion se presenta dado que la ganancia delcircuito es demasiado grande (mas de 1000) y lasfuentes de voltaje de polarizacion no son aptas paraeste amplificador. O por otro lado, el diseno no escorrecto y el amplificador sale de la region de ope-racion activa y pasa a la de saturacion, lo que esindeseable en un amplificador funcional. Sin embargo,tambien resulta claro que con una corriente similar(e incluso la mitad) que la de los dos amplificadoresanteriores, la ganancia diferencial desbalanceada esbastante mayor, lo que se debe a la presencia dela carga activa conformada por los transistores pnp.Esta permite que la amplificacion desbalanceada sea lamisma que lo que serıa la balanceada con cargas en loscolectores comunes y corrientes. Adicionalmente, elespejo de corriente de este amplificador cuenta con unaresistencia de salida mayor que la etapa de polarizaciondel segundo amplificador (presumiblemente, dado queno se conoce con certeza los valores de los voltajes deEarly para ninguno de los transistores o el integrado).Por ultimo, cabe mencionar que el gran error entre lasimulacion y la teorıa se debio posiblemente a que laentrada en la practica fue de casi 40 mVpp y no 20mVpp como en la simulacion, lo que significa que lasconsideraciones ideales de linealidad posiblemente nose cumplıan del todo para el amplificador montado enel laboratorio.

VII. CONCLUSIONES

Una etapa de polarizacion permite fijar un valorde corriente, con lo que el amplificador quecuenta con esta es mas estable y se encuentramas blindado ante la variacion de parametros encorrespondencia a los datos teoricos. Ademas,esta etapa introduce una mayor resistencia deemisor, tal que la atenuacion es mayor en el modocomun.Dos etapas de polarizacion con la misma corrientede polarizacion pueden ser mas utiles la una quela otra dependiendo de la configuracion interna.En este caso el espejo de corriente aseguraba unamayor atenuacion que la etapa de polarizacion delsegundo amplificador.Una ganancia excesiva puede sacar de su regionde operacion optima a un amplificador, como senoto con el amplificador implementado con elcircuito integrado.Las ganancias obtenidas en la teorıa dependen deconsiderar condiciones ideales como simetrıa ylinealidad. La primera consideracion no se puedegarantizar y por este motivo se requiere utilizarresistencias variables. En cuanto a la segunda,esta se debe garantizar con el uso de pequenassenales, de lo contrario se dan errores como losdel tercer amplificador.

REFERENCIAS

[1] F. Lozano and C. Higuera, Laboratorio de Ingenierıa Electrica yElectronica. Guıa de las Practicas de Laboratorio: Amplificadordiferencial con BJTs. Bogota, Colombia: Departamento deIngenierıa Electrica y Electronica, primer semestre de 2016.

[2] A.S. Sedra y P.K. Smith, “Differential and Multistage Ampli-fiers” en Microelectronic Circuits, 6ta ed. Oxford UniversityPress, 2009, cap. 8.

informe de laboratorio 3 - electrónica análoga - amplificador diferencial bjt

Documents