informe cerradura digital de 4 bits

5
Universidad Central de Venezuela Facultad de Ciencias Escuela de Física Asignatura: Electrónica. Richert J. M. Bompart R C.I: 24.462.443 Proyecto Final del curso: Cerradura electrónica. Resumen: El principio de operación de esta cerradura digital consiste en comparar un patrón de información de 4 bits el cual llamaremos “contraseña” con todas las combinaciones posibles de 4 bit; siendo especifico 16 combinaciones posibles, que serán almacenadas en una unidad de memoria que llamaremos “registro”. Usando como teclado o medio para emitir la información que será almacenada, unos switches. Para almacenar la información se usaron flip-flops TTL tipo “D” (SN74LS74N) disparados por flanco positivo y unos LED´s para visualizar los estados Q del flip-flop, para asegurarnos de ver que esta almacenando. Para poder programar la cerradura, se necesita colocar la “contraseña” en los switches antes de encender el sistema y la “contraseña” será almacenada en el 1er registro mientras que el 2do empieza por defecto con todas las salidas en “1”. Para realizar cambios en los registros se usa una señal de reloj la cual se coloca a conveniencia con un botón que varía de VCC a GROUND. Al coincidir la información del registro 2 con la del registro 1 el sistema responde mandando un “1” lógico que se interpreta como que la cerradura esta, vulgarmente hablando “Abierta”. El cual encenderá un LED verde para anunciar el desarme de la cerradura y con un negador a esa misma salida a la que responde el sistema para poder colocar un LED rojo el cual indica que el sistema está “cerrado”. Figura 1: 1ra parte del circuito de la cerradura digital. Los “cuadrados” de arriba en la “Figura 1” son los flip- flop para el 1er registro y los del medio de la imagen son los flip-flop del 2do registro (Ciertos términos llamados de manera “popular” como por ejemplo, los “cuadrados”; son para que se entienda claramente que eso es un flip-flop tipo”D”, por ahora se habla sin hacer mucho énfasis en la implementación del circuito. Al estar la señal de salida de los comparadores de los registros en 1, esta señal va en el “K” de un flip-flop tipo JK, que está conectado para funcionar como un flip-flop tipo “T” donde a partir de allí sus salidas Q van conectadas al “CLEAR” de cada flip-flop del 1er o 2do registro para así poder decidir si queremos borrar la información en el registro 1 o 2. Marco teórico: Figura 2: Esquema lógico de la Cerradura. Switches Registro 1 Registro 2 Comparador con estado “0000” 1 Reset Comparador de estados iguales Reset 0 Registro 1 ya no puede cambiar 0 1 Cerradura abierta

Upload: richert-jesus-bompart

Post on 08-Jul-2016

242 views

Category:

Documents


29 download

DESCRIPTION

informe de proyecto (no es el más optimo, ni el mas innovador, simplemente se le ocurrió este proyecto a el autor y lo realizó de la manera que le pareció mas cómoda para él)

TRANSCRIPT

Page 1: Informe cerradura digital de 4 bits

Universidad Central de Venezuela

Facultad de Ciencias

Escuela de Física

Asignatura: Electrónica.

Richert J. M. Bompart R

C.I: 24.462.443

Proyecto Final del curso: Cerradura electrónica.

Resumen: El principio de operación de esta cerradura

digital consiste en comparar un patrón de información

de 4 bits el cual llamaremos “contraseña” con todas las

combinaciones posibles de 4 bit; siendo especifico 16

combinaciones posibles, que serán almacenadas en una

unidad de memoria que llamaremos “registro”.

Usando como teclado o medio para emitir la

información que será almacenada, unos switches. Para

almacenar la información se usaron flip-flops TTL tipo

“D” (SN74LS74N) disparados por flanco positivo y unos

LED´s para visualizar los estados Q del flip-flop, para

asegurarnos de ver que esta almacenando.

Para poder programar la cerradura, se necesita colocar

la “contraseña” en los switches antes de encender el

sistema y la “contraseña” será almacenada en el 1er

registro mientras que el 2do empieza por defecto con

todas las salidas en “1”. Para realizar cambios en los

registros se usa una señal de reloj la cual se coloca a

conveniencia con un botón que varía de VCC a

GROUND.

Al coincidir la información del registro 2 con la del

registro 1 el sistema responde mandando un “1” lógico

que se interpreta como que la cerradura esta,

vulgarmente hablando “Abierta”. El cual encenderá un

LED verde para anunciar el desarme de la cerradura y

con un negador a esa misma salida a la que responde el

sistema para poder colocar un LED rojo el cual indica

que el sistema está “cerrado”.

Figura 1: 1ra parte del circuito de la cerradura digital.

Los “cuadrados” de arriba en la “Figura 1” son los flip-

flop para el 1er registro y los del medio de la imagen

son los flip-flop del 2do registro (Ciertos términos

llamados de manera “popular” como por ejemplo, los

“cuadrados”; son para que se entienda claramente que

eso es un flip-flop tipo”D”, por ahora se habla sin hacer

mucho énfasis en la implementación del circuito.

Al estar la señal de salida de los comparadores de los

registros en 1, esta señal va en el “K” de un flip-flop tipo

JK, que está conectado para funcionar como un flip-flop

tipo “T” donde a partir de allí sus salidas Q van

conectadas al “CLEAR” de cada flip-flop del 1er o 2do

registro para así poder decidir si queremos borrar la

información en el registro 1 o 2.

Marco teórico:

Figura 2: Esquema lógico de la Cerradura.

Switches

Registro 1

Registro 2

Comparador con estado “0000”

1 Reset

Comparador de estados iguales

Reset

0 Registro 1 ya no puede cambiar

0

1 Cerradura

abierta

Page 2: Informe cerradura digital de 4 bits

Circuitos integrados usados

Flip-flop tipo “D” (7474)

Flip-flop JK disparado por flanco positivo (7476)

NOT (7404)

AND (7408)

NAND (7400)

La tecnología TTL: Es una tecnología de construcción de circuitos electrónicos digitales. En los componentes fabricados con tecnología TTLRS los elementos de entrada y salida del dispositivo son transistores bipolares.

Su tensión de alimentación característica se halla comprendida entre los 4,75V y los 5,25V (como se ve, un rango muy estrecho). Normalmente TTL trabaja con 5V.

Los niveles lógicos vienen definidos por el rango de tensión comprendida entre 0,0V y 0,8V para el estado L (bajo) y los 2,2V y Vcc para el estado H (alto).

La velocidad de transmisión entre los estados lógicos es su mejor base, si bien esta característica le hace aumentar su consumo siendo su mayor enemigo. Motivo por el cual han aparecido diferentes versiones de TTL como FAST, LS, S, etc y últimamente los CMOS:

Page 3: Informe cerradura digital de 4 bits

HC, HCT y HCTLS. En algunos casos puede alcanzar poco más de los 400 MHz.

Las señales de salida TTL se degradan rápidamente si no se transmiten a través de circuitos adicionales de transmisión (no pueden viajar más de 2 m por cable sin graves pérdidas).

Figu

ra 3

: 1ra

par

te d

el c

ircu

ito

de

la c

erra

du

ra.

Page 4: Informe cerradura digital de 4 bits

Implementación: Como fuente se usó una fuente DC a

5V, los switch fueron conectados al “aire” y a “tierra”,

ya que “una pata al aire” TTL lo interpreta como un “1”

lógico (porque son alrededor de 2V o menos), si se

hubieran conectados los switch de “aire” a “VCC” cada

vez que se cambiara la posición del switch, las

compuertas y los flip-flop no podrían detectar ese

cambio.

Para realizar los comparadores (hay que aclarar que

estos comparadores solo detectaran si 2 entradas son

iguales o distintas, iguales = 1, diferentes = 0) se

implementaron 4 compuertas EQUAL (N-XOR ó XNOR)

con compuertas NOT, AND y NAND.

En la “figura 4” se observa cómo se implementó los

comparadores los cuales están hechos por 4

compuertas EQUAL interconectadas en sus salidas con

compuertas AND para poder convertir los 4 bit en

paralelo en 1 bit.

Figura 4: 2da parte del circuito de la cerradura.

Figura 5: Implementación de 1 compuerta EQUAL.

A

A

B

B

Page 5: Informe cerradura digital de 4 bits

La señal de reloj se implementó con un botón el cual

podía dar salidas lógicas de GROUND cuando no se

presiona el botón y 5V cuando se presiona el botón, la

señal de reloj se va conectada directamente a las

entradas de reloj del 2 Registro que aparece en la

“figura 3” y esta va a una compuerta OR, que la salida

de la misma es la que controla la señal de reloj del

primer registro junto con la salida negada del

comparador del “registro 1 y el estado 0000” que

aparece en la parte superior de la “figura 4”.

Las entradas CLEAR de ambos registros están

conectadas en las salidas Q de los flip-flops tipo “T” el

cual fueron implementados con flip-flops JK con todas

las entradas conectadas a VCC menos la señal de reloj a

la cual está conectado un switch para variar esta señal y

la entrada “K” la cual va conectada a la salida del 2do

comparador (que compara las salidas Q del primer y

segundo registro) el cual aparece en la parte inferior de

la “figura 4”. Al conectar el flip flop tipo “T” de esta

manera cuando la cerradura este “Cerrada” siempre

mandara en su salida Q un “1” y al estar la cerradura

“Abierta” este flip-flop estará tanto J como K en alto y

por lo tanto entrará en estado de basculación en el flip-

flop obteniendo en Q a Qo negado ó para decirlo más

fácil el estado anterior (esto se puede comprobar en el

marco teórico donde aparece la tabla de excitación este

flip-flop, destacando que Qo es el estado anterior del

flip-flop) Por lo que al variar la señal de reloj en este

flip-flop se cambiaría de su estado inicial “1” a “0” y así

poniendo en alto la señal del RESET o CLEAR(ya que

tiene esta entrada negada) como se le quiera llamar y

de esta manera borrando el registro que se haya

decidido borrar, Observando en la parte inferior de la

“figura 3” se pueden observar los flip-flop los cuales el

de la izquierda va al primer registro y el de la derecha al

segundo registro (también se ve que tienen un

indicador para ver en qué estado se encuentra la salida

Q de este flip-flop ya que no solo con poner “0” en la

entrada de los CLEAR bastará, ya que efectivamente los

registros serán borrados, pero no tendrán la capacidad

de memorizar otra nueva combinación, ya que

constantemente el flip-flop tipo “D” estará forzado a

dar una señal “0” así que necesitamos poner la salida

“Q” del flip-flop tipo “T” otra vez en “1” para que

pueda memorizar nuevamente.

Al estar el circuito cerrado iluminaba un LED rojo para

indicar que estaba bloqueada la cerradura el cual usaba

la señal “0” de la salida del segundo comparador

negada y cuando estaba “desbloqueada” encendía un

LED verde usando la señal “1” de la salida del segundo

flip-flop.

Conclusión: El circuito se comportó en su mayoría como

se esperaba, la única complicación fue que al momento

de realizar el circuito y probarlo los flip-flop tipo “T”

bascularon en ciertas ocasiones de manera errónea,

¿cómo así?, pues cada flip-flop tiene un switch para

bascular un registro en específico, pues el problema es

este, al bascular el registro 1 se borraba el registro 2 y

no el registro 1… y pocas veces en viceversa. ¿Su causa?

No tuve la oportunidad de probar con otro flip-flop JK,

así que supongo que este flip-flop estaba un poco

defectuoso ya que todo este circuito se simuló en

“MULTISIM 12” y simulaba a la perfección.

“Hay una fuerza motriz más poderosa que el vapor, la

electricidad y la energía atómica… La voluntad”

Albert Einstein.