generador de reloj 8284
TRANSCRIPT
Página 1
EL - 4311Estructura de
Microprocesadores
Ing. José Alberto Díaz García
Escuela de Ingeniería ElectrónicaG
ener
ador
de
relo
j 8
28
4
GENERADOR DE RELOJ 8284
Página 2
EL - 4311Estructura de
Microprocesadores
Ing. José Alberto Díaz García
Escuela de Ingeniería ElectrónicaG
ener
ador
de
relo
j 8
28
4 DIAGRAMA DE BLOQUES
Página 3
EL - 4311Estructura de
Microprocesadores
Ing. José Alberto Díaz García
Escuela de Ingeniería ElectrónicaG
ener
ador
de
relo
j 8
28
4 DIAGRAMA DE BLOQUES
Página 4
EL - 4311Estructura de
Microprocesadores
Ing. José Alberto Díaz García
Escuela de Ingeniería ElectrónicaG
ener
ador
de
relo
j 8
28
4 DIAGRAMA DE BLOQUES
Página 5
EL - 4311Estructura de
Microprocesadores
Ing. José Alberto Díaz García
Escuela de Ingeniería ElectrónicaG
ener
ador
de
relo
j 8
28
4
DIAGRAMA DE BLOQUES
610188
05.15.4
50)1()(
−=
===
−=
XRC
VV
segteVtV
C
RCt
C
μ
Página 6
EL - 4311Estructura de
Microprocesadores
Ing. José Alberto Díaz García
Escuela de Ingeniería ElectrónicaG
ener
ador
de
relo
j 8
28
4
ESTADOS LOGICOS DE PINES DE CONTROL
Página 7
EL - 4311Estructura de
Microprocesadores
Ing. José Alberto Díaz García
Escuela de Ingeniería ElectrónicaG
ener
ador
de
relo
j 8
28
4 Respecto al cristal• X1 y X2• Entrada de
cristal• Frecuencia
máxima 24Mhz– 30Mhz para el
8284A1– IBM PC utiliza
14.31818Mhz
Página 8
EL - 4311Estructura de
Microprocesadores
Ing. José Alberto Díaz García
Escuela de Ingeniería ElectrónicaG
ener
ador
de
relo
j 8
28
4 ENTRADAS PARA SINCRONIA
• CSYNC• Sincronía de reloj• Le permite a
diferentes 8284 utilizar la misma señal de reloj.
Página 9
EL - 4311Estructura de
Microprocesadores
Ing. José Alberto Díaz García
Escuela de Ingeniería ElectrónicaG
ener
ador
de
relo
j 8
28
4 ENTRADAS
• RDY1 y AEN1• Ready 1• Address Enable 1• Provee la señal de
ready al CPU a insertar estados de espera
• RDY1 conectada a DMAWAIT
• AEN1 conectada a RDY/WAIT
Página 10
EL - 4311Estructura de
Microprocesadores
Ing. José Alberto Díaz García
Escuela de Ingeniería ElectrónicaG
ener
ador
de
relo
j 8
28
4 ENTRADAS
• RDY2 & AEN2• Ready 2• Address Enable 2• Utilizada para
sistemas con múltiples procesadores
Página 11
EL - 4311Estructura de
Microprocesadores
Ing. José Alberto Díaz García
Escuela de Ingeniería ElectrónicaG
ener
ador
de
relo
j 8
28
4 Salidas
• PCLK• Peripheral clock• Salida 1/6 de la
frecuencia a el temporizador 8253– Tonos a parlantes– Otras funciones