ESCUELA SUPERIORPOLITCNICA DELLITORALFACULTAD DE INGENIERAELCTRICA Y COMPUTACINLABORATORIO DE SISTEMASDIGITALESSISTEMA DIGITAL PARA UNAESTACIN EMPAQUETADORAS DELATAS DE MERMELADASJUAN CARLOS SALINASMARITZA CHVEZPROF: ING. MARCIA GARCSPARALELO: 1Entradas:BotonesControladorDisplayLED's!"1#$!"1% II TRMINO1. E&'()*+),)*-.Disear unsistemadigital, paraunaestacinempaquetadorasdelatas de mermeladas, el sistema presenta un sensor ptico quedetecta la presencia de una lata sobre una banda transportadora lacual se dirige hacia una caja, y un displaya mostrando la presenciade las latas! el sistema debe trabajar de la siguiente manera:Luego de un "E#E$ debe encender L%#$& y esperar por la seal #$'"$para iniciar el proceso( Despu)s de pulsar #$'"$, el sistemanueamente debe esperar hasta que el operador presione &*E", conlo cual la banda transportadora entra en +uncionamiento encendiendoLED,-&$&"( ' partir de este instante el sistema comien.a acontabili.ar una decena de latas para llenar la caja( /na e. que setienelacajallenasedebeencender LED,BELLyparar labandatransportadora apagandoLED-&$&", enestelapsoel operadorretira la caja colocando otra en su lugar y presiona &*E" para repetirel ciclo con las siguientes decenas de latas( Con la banda enmoimientoyencasodeemergenciael operador puedeparar elsistemapresionando#$&*ysolopodr0continuar conel procesopresionando nueamente &*E" o retornar al paso inicial presionandoel "E#E$ del sistema(R(,/*)( (/ 0*&(12 ( *3'/(3(.4,)*-. 0(/ &*&4(3, 0*5*4,/64*/*7,.02 /, 4,89(4, 0( 0(&,882//2 DE"$N,.2 )2. FPGA.!. D*,58,3, 0( :/2;6(&!#%38'L count24==9h., count24=9h., count249h.:#$D2L&3%C2:EC$&";A D&@8$& =>!#%38'L count24==h., count24=h., count24h.:#$D2L&3%C2:EC$&";A D&@8$& =>!#%38'LclocB24-h.2int, clocB24==9h.2int, clocB24=9h.2int,clocB249h.2int: #$D2L&3%C!#%38'L clocB24==h.2int, clocB24=h.2int, clocB24h.2int:#$D2L&3%C!BE3%8*"&CE##BE3%8,, Diide by A6 @'%$ /8$%L clocB2!end comparador!architecture comportamiento o+ comparador isbegin'3B DC '4' Hhen ; ' K G4=4=G> else '='! ,, ' K B, salida'3B a 4, resto a ='LB DC '4' Hhen ; ' D G4=4=G > else '='! ,, ' D B, salida'LB a 4, resto a ='EB DC '4' Hhen ; ' C G4=4=G > else '='! ,, ' C B, salida'EB a 4, resto a =end comportamiento!C2.4,028library ieee!use ieee(std2logic24456(all!use ieee(std2logic2unsigned(all!entity contador isport;clB, load,Enable, reset:in std2logic!,,data:in std2logic2ector;J doHnto =>!conta:buLer std2logic2ector;J doHnto =>>!end contador!architecture archicontador o+ contador isbeginprocess ;clB,reset>begini+ reset C '4' then conta DC G====G!elsi+ ;clB'eent and clBC '4'> then i+ load C '4' thenconta DC G====G! elsi+ Enable C '4' thenconta DC conta F 4! end i+!end i+!,,end i+!end process!end archicontador!D()20(8library ieee!use ieee(std2logic24456(all!use ieee(std2logic2unsigned(all!entity DEC2D"28 isport; BCD: in std2logic2ector;J doHnto =>! #E3M: out std2logic2ector;= to 5>>!end DEC2D"28!architecture C&-*&"$'-%E8$& o+ DEC2D"28 isbeginprocess;BCD>begin case BCD is ,,Hhen G====G CK #E3M DC G======4G!Hhen G===4G CK #E3M DC G4==4444G!Hhen G==4=G CK #E3M DC G==4==4=G!Hhen G==44G CK #E3M DC G====44=G!Hhen G=4==G CK #E3M DC G4==44==G!Hhen G=4=4G CK #E3M DC G=4==4==G!Hhen G=44=G CK #E3M DC G=4=====G!Hhen G=444G CK #E3M DC G===4444G!Hhen G4===G CK #E3M DC G=======G!Hhen G4==4G CK #E3M DC G===44==G!Hhen G====G CK #E3M DC G======4G!Hhen &$7E"# CK #E3M DC G4444444G!end case!end process!end C&-*&"$'-%E8$&!A. A&*5.,)*-. 0( '*.(&S(1,/ P*. (. /,FPGAP*. JP!S4,84 J1# #"C2.4*.6,8 J1<