electronica digital raul barreto quinteros. capitulo 1 compuertas lÓgicas y tablas de verdad

ELECTRONICA DIGITAL

RAUL BARRETO QUINTEROS

CAPITULO 1COMPUERTAS LÓGICAS Y TABLAS DE VERDAD

ELECTRONICA DIGITAL :::: RAUL BARRETO QUINTEROS

3

COMPUERTA AND

EN ESPAÑOL “Y” SI A y B y C y D y …. SON UNO, LA

SALIDA ES UNO EQUIVALE A COLOCAR VARIOS

CONTACTORES EN SERIE


4

SIMBOLO Y CIRCUITO EQUIVALENTE

A

B

C

D

A

B

C

D

OUTPUT

OUTPUT


5

COMPUERTA OR EN ESPAÑOL “O” SI A ó B ó C ó D … SON UNO, LA SALIDA

ES UNO ES EQUIVALENTE A VARIOS

CONTACTORES CONECTADOS EN PARALELO


6

SIMBOLO Y CIRCUITO EQUIVALENTE

A

B

C

D

OUTPUT

OUTPUT

A B C D


7

COMPUERTA NOT EN ESPAÑOL “NO” EQIVALE A UNA

NEGACION SI ENTRA UNO

SALE CERO SI ENTRA CERO

SALE UNO UNA LINEA ARRIBA

DE LA LETRA INDICA NEGACION

A A


8

COMPUERTAS NAND Y NOR LA COMPUERTA NAND ES LA

NEGACION DE LA AND SI A y B y C y D y … SON UNO LA

SALIDA ES CERO LA COMPUERTA NOR ES LA NEGACION

DE LA OR Si A ó B ó C ó D ó … ES UNO LA SALIDA

ES CERO


9

SIMBOLOS DE LAS COMPUERTAS NAND Y NOR

A

B

C

D

A

B

C

D

NAND

NOR


10

EJEMPLO No1 DE APLICACION DISEÑAR UN CIRCUITO LÓGICO QUE ACTIVE

UNA ALARMA CUANDO UN SENSOR DE TEMPERATURA ENVIE UN NIVEL LÓGICO ALTO Ó CUANDO UN SENSOR DE PRESION ENVIE UN NIVEL LÓGICO ALTO Ó CUANDO AMBOS SENSORES ENVIEN UN NIVEL LÓGICO ALTO. ESTE CIRCUITO ADEMAS DEBE DISPONER DE UN SWITCH DE ENCENDIDO Y APAGADO ON-OFF


11

SOLUCION:

SENSOR TEMP

SENSOR PRESION

+5V

ON - OFF

0V


12

TABLAS DE VERDAD LA TABLA DE VERDAD PERMITE

CONOCER TODOS LOS NIVELES DE SALIDA QUE CORRESPONDEN A CADA UNO DE LOS POSIBLES NIVELES DE ENTRADA QUE SE PUEDEN PRESENTAR EN UN CIRCUITO LÓGICO


13

COMO CONSTRUIR UNA TABLA DE VERDAD PARA CONSTRUIR UNA TABLA DE VERDAD HAY

QUE TENER PRESENTE QUE LAS ENTRADAS CAMBIAN SEGÚN EL SISTEMA DE NUMERACION BINARIO (EJEMPLO PARA UN CIRCUITO DE TRES ENTRADAS: 000 001 010 011 100 … 111)

LA COMPUERTA AND REPRESENTA UNA MULTIPLICACION BINARIA

LA COMPUERTA OR REPRESENTA UNA SUMA BINARIA

NAND Y NOR SON LAS NEGACIONES DE AND Y OR RESPECTIVAMENTE


14

TABLAS DE VERDAD DE LAS COMPUERTAS LÓGICAS

A B0 00 1 1 01 1

C = AB0001

A B0 00 1 1 01 1

C = A+B0111

A B0 00 1 1 01 1

C = AB1110

A B0 00 1 1 01 1

C = A+B1000

AND OR

NAND NOR


15

CIRCUITO DE EJEMPLO No2: OBTENER LA TABLA DE VERDAD PARA EL

SIGUIENTE CIRCUITO MOSTRADO EN LA FIGURA:

A

B

C

A+B

SALIDA = (A+B)*C


16

SOLUCION:

DESPUES DE HABER DETERMINADO LA ECUACION DE SALIDA (A+B)*C ESTAMOS LISTOS PARA CONSTRUIR LA TABLA DE VERDAD DEL CIRCUITO:

A B C

000001010011100101110111

SALIDA = (A+B)*C

(0+0)*0 = 0(0+0)*1 = 0(0+1)*0 = 0(0+1)*1 = 1(1+0)*0 = 0(1+0)*1 = 1(1+1)*0 = 0(1+1)*1 = 1


17

EJEMPLO No3 DISEÑE UN CIRCUITO LÓGICO CUYA

ECUACION DE SALIDA ES (A+B)*C SOLUCION: VEMOS UNA SUMA NEGADA DE

A+B, POR LO QUE NOS CONVENDRIA UTILIZAR UNA COMPUERTA NOR. Y SU SALIDA MULTIPLICARLA POR C (CON UNA COMPUERTA AND)

ENTOCES NUESTRO CIRCUITO TIENE TRES ENTRADAS: A, B Y C


18

COMPUERTAS LÓGICAS EN CI VARIAS COMPUERTAS ESTAN ENCAPSULADAS Y

DISPONIBLES EN EL MERCADO. A CONTINUACION SE MENSIONAN LOS CI* MÁS COMUNES:

EL CI 7404 CONTIENE SEIS INVERORES NOT EL CI 7400 CONTIENE CUATRO COMPUERTAS NAND

DE DOS ENTRADAS EL 7408 CONTIENE CUATRO COMPUERTAS AND DE

DOS ENTRADAS EL 7432 CONTIENE CUATRO COMPUERTAS NOR DE

DOS ENTRADAS EL 7402 CONTIENE CUATRO COMPUERTAS OR DE

DOS ENTRADAS, * CI SIGLAS QUE HACEN REFERENCIA A CIRCUITO INTEGRADO

CAPITULO 2•ALGEBRA BOOLEANA •TEOREMAS DE BOOLE•TEOREMAS DE DE-MORGAN•UNIVERSALIDAD DE LAS COMPUERTAS NAND Y NOR•REPRESENTACION ALTERNATIVA PARA LAS COMPUERTAS LÓGICAS


20

ALGEBRA BOOLEANA POR LO QUE HEMOS VISTO, EN LA

ELECTRONICA DIGITAL SE CONSIDERAN DOS NIVELES LÓGICOS POSIBLES (EL CERO O NIVEL LÓGICO BAJO Y EL UNO Ó NIVEL LOGICO ALTO). SIENDO ASÍ QUE SOLO TENEMOS QUE TRABAJAR CON DOS NUMEROS Y NO CON DIEZ (0, 1, 2, . . .9) COMO NORMALMENTE SE HACE, LAS LEYES ALGEBRAICAS SE SIMPLIFICAN NOTABLEMENTE.


21

LEYES DEL ALGEBRA DE BOOLE

1

11

0

0*

*

11*

00*

XX

XXX

X

XX

XX

XXX

X

X

0*

;

:

*

:

:

XX

ENTONCES

BAX

SOLUCION

BABA

RSIMPLIFICA

EJEMPLO


22

LEYES DEL ALGEBRA DE BOOLE CON MULTIPLES VARIABLES

YXYXX

XXYX

ZXYXZWYWZYXW

ZXYXZYX

ZYXZYX

ZYXZYXZYX

XYYX

XYYX

****)*(*)(

**)(*

*)*()*(*

)()(

**


23

EJEMPLO No1:

X Y0 00 1 1 01 1

C = X0+0*0=00+1*0=01+0*0=11+1*1=1

VERDAD

TABLA

VER

SOLUCION

XYXX

QUE

COMPRUEBE

:

*

:


24

EJEMPLO No2

DBAY

DBAY

CCDBAY

SOLUCION

DCBADCBAY

RSIMPLIFICA

1*

)(*

:

:


25

TEOREMAS DE DE-MORGAN

YXYX

YXYX

)*(

*)(

CBCA

CBA

CBA

SOLUCION

CBA

RSIMPLIFICA

EJEMPLO

*

*)(

*)(

:

**


26

UNIVERSALIDAD DE LAS COMPUERTAS NAND Y NOR LAS COMPUERTAS NAND EN

COMBINACIONES ADECUADAS PUEDEN FUNCIONAR COMO UNA COMPUERTA “AND” “OR” Ó “NOT”

IGUALMENTE LAS COMPUERTAS NOR EN COMBINACIONES ADECUADAS PUEDEN FUNCIONAR COMO UNA COPUERTA “AND” “OR” Ó “NOT”


27

UNIVERSALIDAD DE COMPUERTAS NAND Y

NOR (CONEXIONES)

FUNCIONA COMO NOT

FUNCIONA COMO AND

FUNCIONA COMO OR

FUNCIONA COMO NOT

FUNCIONA COMO OR

FUNCIONA COMO AND


28

REPRESENTACION ALTERNATIVA DE LAS COMPUERTAS LÓGICAS. ANTERIORMENTE YA SE

PRESENTARON LOS SIMBOLOS ESTANDAR DE LAS COMPUERTAS LÓGICAS AND, OR, NOT, NAND Y NOR.

EXISTEN OTROS SIMBOLOSALTERNATIVOS QUE RESULTAN MUY ÚTILES EN EL ANALISIS Y DISEÑO DE CIRCUITOS DIITALES.


29

REGLAS PARA OBTENER SIMBOLOS ALTERNATIVOS 1. INVIERTA CADA ENTRADA Y SALIDA DEL

SIMBOLO ESTANDAR, ESTO SE LOGRA AÑADIENDO BURBUJAS EN LAS LINEAS DE ENTRADA Y SALIDA QUE NO LAS TENGAN Y SUPRIMIENDO LAS BURBUJAS DONDE YA LAS HAYA.

2. CAMBIE EL SIMBOLO DE OPERACIÓN DE AND A OR Ó DE OR A AND. (EN EL CASO ESPECIAL DEL INVERSOR NO SE CAMBIA EL SIMBOLO DE OPERACIÓN)


30

EJEMPLO N03 OBTENER EL SIMBOLO

ALTERNATIVO DE LA COMPUERTA NOR.

SOLUCION: 1. COLOCAMOS BURBUJAS

EN DONDE NO LAS HAY (EN LAS ENTRADAS) Y SUPRIMIMOS BURBUJAS DONDE LAS HAY (EN LA SALIDA).

2. CANBIAMOS EL SIMBOLO OR POR AND (VER FIGURA)

SIMBOLO ESTANDAR SIMBOLO ALTERNATIVO


31

DEMOSTRACION SE PUEDE DEMOSTRAR

FACILMENTE QUE EL SIMBOLO ALTERNATIVO ES EQUIVALENTE AL SIMBOLO ESTANDAR VALIENDONOS DE LOS TEOREMAS DE DE-MORGAN Y RECORDANDO QUE LA BURBUJA REPRESENTA UNA OPERACIÓN DE INVERSION.

EJEMPLO DEMOSTRACION DEL SIMBOLO ALTERNATIVO OR (VER FIGURAS)

ORSALIDA

BASALIDA

BASALIDA

BASALIDA

FIGURA

VER

BABA

*

)

(

*

A+BA

B

A*BA

B

SIMBOLO OR ESTANDAR

SIMBOLO OR ALTERNATIVO


32

INTERPRETACION DE LOS SIMBOLOS ALTERNATIVOS CUANDO UNA LINEA DE ENTRADA O

SALIDA DE UN SIMBOLO DE COMPUERTA LÓGICA NO TIENE UNA BURBUJA, SE DICE QUE ES ACTIVA EN ALTO. CUANO UNA LINEA DE ENTRADA Ó SALIDA SI TIENE UNA BURBUJA SE DICE QUE LA LINEA ES ACTIVA EN BAJO.

PARA EL SIMBOLO OR UTILICE LA CONDICION “CUALQUIERA” Y PARA EL SIMBOLO “AND” UTILICE LA CONDICION “TODAS”


33

EJEMPLOSSIMBOLO ALTERNATIVO DE

LA NOR

LA SALIDA ES ACTIVA EN ALTO CUANDO TODAS LAS ENTRADAS SON

BAJAS

SIMBOLO ESTANDAR DE LA OR

LA SALIDA ES ACTIVA EN ALTO CUANDO

CUALQUIERA DE LAS ENTRADAS SON ALTAS

SIMBOLO ALTERNATIVO DE LA NAND

LA SALIDA ES ACTIVA EN ALTO CUANDO

CUALQUIERA DE LAS ENTRADAS SON BAJAS

SIMBOLO ESTANDA DE AND

LA SALIDA ES ACTIVA EN ALTO CUANDO TODAS LAS ENTRADAS SON

ALTAS

SIMBOLO ESTANDAR DE LA NOR

LA SALIDA ES ACTIVA EN BAJO CUANDO

CUALQUIERA DE LAS ENTRADAS SON ALTAS

SIMBOLO ALTERNATIVO DE LA NOT

LA SALIDA ES ACTIVA EN ALTO CUANDO SU

ENTRADA ES BAJA


34

VENTAJA DE UTILIZAR SIMBOLOS ALTERNATIVOS. LA VENTAJA DE UTILIZAR LOS

SIMBOLOS ALTERNATIVOS ES EVIDENTE CUANDO HAY QUE ANALIZAR EXTENSOS CIRCUITOS. HAY UN NOTABLE AHORRO DE TIEMPO Y ESFUERZO.

CAPITULO 3•CIRCUITOS COMBINATORIOS Y MAPAS DE KARNAUGH•SIMPLIFICACION POR EL METODO DEL MAPA DE KARNAUGH


36

CIRCUITOS LÓGICOS COMBINATORIOS DADA UNA TABLA DE VERDAD, PODEMOS

OBTENER LA EXPRESION DE SALIDA. SI SEGUIMOS LAS TRES REGLAS SIGUIENTES:

1. SI EL NIVEL DE ENTRADA ES CERO LO REPRESENTAMOS CON UNA LETRA NEGADA

2. SI EL NIVEL DE ENTRADA ES UNO LO REPRESENTAMOS CON UNA LETRA SIN NEGAR

3. SI EL NIVEL LÓGICO DE LA SALIDA ES UNO, ESCRIBIMOS LA EXPRESION DE ENTRADA SIGUIENDO LAS DOS REGLAS ANTERIORMENTE EXPUESTAS; LUEGO SUMAMOS LAS EXPRESIONES RESULTANTES.


37

EJEMPLO No1 DISEÑE UN CIRCUITO LÓGICO CON

ENTRADAS A, B Y C DE TAL FORMA QUE LA SALIDA SEA ALTA CUANDO LA MAYOR PARTE DE LAS ENTRADAS SEAN ALTAS.

SOLUCION: PRIMERO OBTENEMOS LA TABLA DE VERDAD, LUEGO SEGUIMOS LAS TRES REGLAS INDICADAS ANTERIORMENTE, FINALMENTE PROCEDEMOS A GRAFICAR EL CIRCUITO


38

SOLUCION:A B C

000001010011100101110111

1

111

000

0

X

A NEGADO

B NEGADOC NEGADOTODAS LAS LETRAS SIN NEGAR

BACACBX

OSIMPLICAND

CBACBACBACBAX

TENEMOS

ENTOCNCES

***

:

********

;

BC

A

B*C

A*C

A*B

A*B+A*C+B*C


39

MAPA DE KARNAUGH ES UN METODO GRAFICO PARA SIMPLIFICAR UNA

ECUACION LÓGICA O PARA CONVERTIR UNA TABLA DE VERDAD A SU CIRCUITO LÓGICO CORRESPONDIENTE.

EL EMPLEO PRACTICO DEL MAPA DE KARNAUGH SE LIMITA A CIRCUITOS DE HASTA CUATRO ENTRADAS

CON CINCO O MÁS ENTRADAS ESTE METODO SE VUELVE MUY COMPLICADO, ESE TIPO DE CIRCUITOS SE RESUELVEN MEJOR CON UN PROGRAMA DE COMPUTADORA.


40

TABLA DE VERDAD VERSUS MAPA DE KARNAUGH

A B0 00 1 1 01 1

C 1001

A B C

000001010011100101110111

0

010

111

0

X

0

1

0 1

1 0

0 1

B

A

1 1

1 0

1 0

0 0

AB

C

00

01

11

10

0 1


41

REGLAS PARA COSTRUIR UN MAPA DE KARNAUGH COMO VIMOS EN LA PAGINA

ANTERIOR UN MAPA K MUESTRA EXACTAMENTE LA MISMA INFORMACION QUE UNA TABLA DE VERDAD, SOLO QUE DE UNA MANERA DIFERENTE.

LA UNICA REGLA QUE HAY QUE TENER EN CUENTA PARA CONTRUIR UN MAPA K ES QUE LA NUMERACION DE LOS CAJONES VARIA SEGÚN EL CODIGO GRAY Y DENTRO DE LOS CAJONES SE ESCRIBE EL NIVEL LOGICO DE SALIDA

OBSERVE LA FIGURA, ES UN MAPA K, INDICA QUE CUANDO ABCD = 0101 LA SALIDA ES 1

AB

00

01

11

10

00 01 11 10

CD

1

0 0 0 0

0 0 0

0 0 0 0

0 0 0 0


42

EJEMPLO No2 UN NUMERO BINARIO DE CUATRO

BITS SE REPRESENTA POR A3A2A1A0 SIENDO A3, A2, A1, A0 LOS BITS INDIVIDUALES, CON A0 COMO LSB, TRACE UN MAPA K QUE MUSTRE UNA SALIDA ALTA SIEMPRE QUE EL NUMERO SEA MAYOR QUE 0010 Y MENOR QUE 1000


43

SOLUCION TENEMOS QUE LA

SALIDA ES UNO CUANDO:

A3A2A1A0=0011 A3A2A1A0=0100 A3A2A1A0=0101 A3A2A1A0=0110 A3A2A1A0=0111 EN TODAS LAS DEMAS

SITUACIONES LA SALIDA ES CERO

A3A2

00

01

11

10

00 01 11 10

A1A0

1

0 0 1 0

1 1 1

0 0 0 0

0 0 0 0


44

SINPLIFICACION DE EXPRESIONES POR EL METODO DEL MAPA DE KARNAUGH PARA SIMPLIFICAR EXPRESIONES POR MEDIO DEL

METODO DEL MAPA K SE DEBE TENER EN CUENTA LAS SIGUIENTES REGLAS Y SUGERENCIAS

1. LOS “UNOS” SE AGRUPAN EN POTENCIAS DE DOS2. MIENTRAS MÁS UNOS SE AGRUPAN MEJOR,

PORQUE SE SIMPLIFICA MÁS3. SOLO SE PUEDE AGRUPAR EN FORMA HORIZONTAL

O VERTICAL4. PARA SIMPLIFICAR SE OBSERVA LA VARIABLE QUE

PERMANECE CONSTANTE, Y SI ES IGUAL A “CERO”, SE LA REPRESENTA POR UNA LETRA NEGADA.

5. FINALMENTE SE SUMA LAS EXPRESIONES INDIVIDUALES


45

EJEMPLO No3 OBTENER LA

EXPRESION DE SALIDA PARTIENDO DEL SIGUIENTE MAPA K:

AB

00

01

11

10

00 01 11 10

CD

1

0 0 1 0

1 1 1

0 0 0 0

0 0 0 0


46

SOLUCION: AGRUPAMOS LOS UNOS EN

POTENCIAS DE DOS, EN FORMA HORIZONTAL Y VERTICAL UNICAMENTE (VER FIGURA)

UNA VEZ FORMADO LOS GRUPOS OBSERVAMOS QUE VARIABLE PERMANECE CONSTANTE, SI ESA VARIABLE ES “CERO” LA REPRESENTAMOS CON UNA LETRA NEGADA

FINALMENTESE SE SUMA LAS EXPRESIONES INDIVIDUALES.

AB

00

01

11

10

00 01 11 10

CD

1

0 0 1 0

1 1 1

0 0 0 0

0 0 0 0

GRUPO 1

GRUPO 2

GRUPO1

A B C D

0 0 1 1

0 1 1 1

A C D

GRUPO2

A B C D

0 1 0 0

0 1 0 1

A B

0 1 1 1

0 1 1 0

SALIDA = A*C*D+A*B

CAPITULO 4•FLIP-FLOPS•REGISTRO BASICO NAND•REGISTRO BASICO NOR•FLIP-FLOP S-R•FLIP-FLOP J-K•FLIP-FLOP D


48

INTRODUCCIÓN HASTA AHORA SE HAN ANALIZADO

CIRCUITOS CUYA SALIDA DEPENDE DEL ESTADO ACTUAL DE SUS ENTRADAS. ES DECIR QUE; SI LAS ENTRADAS CAMBIAN, LA SALIDA TAMBIEN CAMBIA.

EN ESTA SECCIÓN SE VA A ESTUDIAR CIRCUITOS CAPACES DE ALMACENAR INFORMACIÓN, ES DECIR DISPOSITIVOS CON LA CAPACIDAD DE MEMORIZAR UN ESTADO. (LA SALIDA PERMANECE EN UN ESTADO, AUNQUE LA ENTRADA YA HAYA CAMBIADO)


49

REGISTRO BASICO NAND SETEAR: COLOCAR

UN NIVEL LOGICO ALTO EN LA SALIDA Q

RESETEAR: LIMPIAR (PONER EN CERO) LA SALIDA Q

SET=0 Q=1 RESET=0 Q=0

SET

RESET

Q

Q

0 0

0 1

1 0

1 1

NO HAY CAMBIO

Q=1

Q=0

INVALIDO

S R Q


50

REGISTRO BASICO NOR SET=1 Q=1 RESET=1 Q=0 NOTE QUE EL REGISTRO

BASICO NOR ES ACTIVO A NIVELES LOGICOS ALTOS, ES DECIR SI COLOCAMOS “UNO” EN SET Q=1; SI COLOCAMOS “UNO” EN RESET Q=0. POR EL CONTRARIO EL REGISTRO BASICO NAND ES ACTIVO CON NIVELES LÓGICOS BAJOS. SI COLOCAMOS “CERO” EN SET Q=1 Y SI COLOCAMOS “CERO” EN RESET Q=0.

SET

RESET

Q

Q

0 0

0 1

1 0

1 1

NO HAY CAMBIO

Q=0

Q=1

INVALIDO

S R Q


51

SEÑAL DE RELOJ Y FLIP-FLOPS SINCRONIZADOS POR RELOJ SEÑAL DE RELOJ (CLOCK)

ES UNA ONDA CUADRADA QUE SIRVE PARA SINCRONIZAR EVENTOS

TPN: TRANSICION CON PENDIENTE NEGATIVA CUANDO LA ONDA PASA DE “UNO” A “CERO”

TPP: TRANSICION CON PENDIENTE POSITIVA CUANDO LA ONDA PASA DE “CERO” A “UNO”


52

FLIP-FLOP S-R SINCRONIZADO POR RELOJ EN LA FIGURA SE

MUESTRA UN FF QUE FUNCIONA COMO UN REGISTRO BASICO NOR, PERO ADEMAS NECESITA DE UNA TPP PARA CAMBIAR DE ESTADO LA SALIDA

0 0

0 1

1 0

1 1

NO HAY CAMBIO

Q=0

Q=1

INVALIDO

S R Q

Q

QSET

CLR

S

R

Q

TPP


53

FLIP-FLOP J-K SICRONIZADO POR RELOJ ES UN FF QUE FUNCIONA

COMO EL FF S-R, PERO CON UNA VENTAJA, SE ELIMINA LA POSIBILIDAD DE UNA SALIDA INVALIDA, CUANDO LAS ENTRADAS J=1 y K=1 Q SE COMPLEMENTA; ES DECIR SI Q=0 PASA A Q=1; Ó SI Q=1 PASA Q=0.

EN LA FIGURA SE MUESTRA UN FF J-K CON TPN

0 0

0 1

1 0

1 1

NO HAY CAMBIO

Q=0

Q=1

SE COMPLEMENTA

J K Q

J

Q

Q

K

SET

CLR

TPN


54

FLIP-FLOP TIPO D SINCRONIZADO POR RELOJ TAMBIEN SE LE

CONOCE COMO REGISTRO TRANSPARENTE, PORQUE EN SU SALIDA APARECE LO MISMO QUE ENTRA, ES DECIR SI ENTRA “UNO” Y ADEMAS EXISTE UN TRANSICION (TPP O TPN) SALE “UNO”, Ó SI ENTRA “CERO”, SALE “CERO”

0

1

0

1

D Q

Q

QSET

CLR

D

TPN


55

FLIP-FLOP TIPO D NO SINCRONO IGUAL QUE EN EL

CASO ANTERIOR, LO QUE ENTRA ES LO QUE SALE, PERO ESTA VEZ NO ESTA SINCRONIZADO POR UN RELOJ, SINO QUE TIENE UNA ENTRADA DE HABILITACION (ENABLE) SI ESA ENTRADA ESTA HABILITADA LO QUE ESTA EN D PASA A Q, CASO CONTRARIO NO.

X

1

NO CAMBIO

1

D Q

Q

QSET

CLR

D

EN

EN

0

1

0 1 0

X = NO IMPORTA LO QUE ESTE EN LA ENTRADA D


56

ENTRADAS ASINCRONAS EN LOS FLIP-FLOPS ESTAS ENTRADAS ASINCRONAS SE PUEDEN

UTILIZAR PARA FIJAR AL FF EN EL ESTADO “UNO” O EN EL ESTADO “CERO”, EN CUALQUIER INSTANTE, SIN IMPORTAR LAS CONDICIONES PRESENTES EN LAS OTRAS ENTRADAS. DICHO DE OTRA MANERA, LAS ENTRADAS ASINCRONAS SON ENTRADAS DOMINANTES QUE PUEDEN SERVIR PARA IGNORAR TODAS LAS OTRAS ENTRADAS A FIN DE COLOCAR AL FF EN UN ESTADO O EN EL OTRO.


57

FLIP-FLOP J-K CON ENTRADAS ASINCRONAS LAS ENTRADAS ASINCRONAS SE DESIGNAN

COMO PRESTABLECER Y RESTABLECER, ESTAS SON ACTIVAS A BAJO COMO LO INDICAN LAS PEQUEÑAS BURBUJAS EN EL SIMBOLO DEL FF.

J

Q

Q

K

SET

CLR

PRESTABLECER

RESTABLECER

1010

1100

FF SINCRONO

10

NO SE UTILIZA

P R Q

NO TOMA EN CUENTA A LAS ENTRADAS DEL CLOCK, NI

TAMPOCO A LAS ENTRADAS J-K


58

FLIP-FLOPS EN CI EN EL MERCADO SE ENCUAENTRAN DISTINTOS

ENCAPSULADOS PARA FLIP-FLOPS J-K, TIPO DE, S-C. POR LO GENERAL EN CADA CAPSULA VIENE MÁS DE UN FLIP-FLOP. A CONTINUACION SE MENCIONAN ALGUNOS CI DISPONIBLES:

EL 74107 CONTIENE DOS FF J-K CON CLK Y CLEAR ACTIVOS A BAJO

EL 74LS76 CONTIENE DOS FF J-K CON CLK PRESTABLECER Y CLEAR ACTIVOS A BAJO

EL 74LS74 CONTIENE DOS FF TIPO D CON CLK, PRESTABLECER Y CLEAR ACTIVOS A BAJO

EL 74LS75 CONTIENE CUATRO FLIP-FLOPS TIPO D SIMPLES CON CLK ACTIVO A NIVEL LÓGICO ALTO

CAPITULO 5•REGISTROS•TRANSFERENCIA DE DATOS EN SERIE•TRANSFERENCIA DE DATOS EN PARALELO•CONTADOR DE ANILLO•CONTADOR JHONSON


60

ALMACENAMIENTO Y TRANSFERENCIA DE DATOS LOS FLIP-FLOPS TIENEN LA

CAPACIDAD DE ALMACENAR DATOS UN GRUPO DE FLIP-FLOPS TIENE UNA

CAPACIDAD DE ALMACENAMIENTO AUN MAYOR.

A UN GRUPO DE FLIP-FLOPS CAPACES DE ALMACENAR DATOS SE LE DENOMINA REGISTRO


61

TRANSFERENCIA SINCRONAFLIP-FLOP MAESTRO-ESCLAVO OBSERVE LA FIGURA,

EL NIVEL LÓGICO ALMACENADO EN EL FFA ES TRANSFERIDO AL FFB CON UNA TPN DEL PULSO DE TRANSFERENCIA. DE ESTE MODO DESPUES DE ESTA TPN, LA SALIDA DEL FFB SERÁ IDENTICA A LA SALIDA DEL FFA.

Q

QSET

CLR

S

R Q

QSET

CLR

S

R

A B


62

TRANFERENCIA ASINCRONA (O NO SECUENCIAL) FLIP-FLOP MAESTRO - ESCLAVO OBSERVE LA FIGURA,

CUANDO LA LINEA DE HABILITACION DE LA TRANSFERENCIA SE HACE ALTA, UNA DE LAS SALIDAS DE LAS COMPUERTAS NAND PASARÁ A BAJO, DEPENDIENDO DEL ESTADO DE LAS SALIDAS DEL FFA. ESTE NIVEL BAJO INICIARÁ O BORRARÁ EL FFB AL MISMO ESTADO QUE EL FFA. ESTA TRANSFERENCIA ASINCRONA SE HACE INDEPENDIENTEMENTE DE LAS ENTRADAS SÍNCRONAS Y DEL CLK DEL FLIP-FLOP.

Q

QSET

CLR

S

R Q

QSET

CLR

S

R

A B

HABILITACION DE TRANSFERENCIA


63

TRANSFERENCIA DE DATOS EN SERIE. UN REGISTRO DE CORRIMIENTO ES UN

GRUPO DE FLIP-FLOPS CONECTADOS DE TAL MANERA QUE LOS NÚMEROS BINARIOS ALMACENADOS EN EL SON DESPLAZADOS DE UN FLIP-FLOP AL SIGUIENTE CON CADA PULSO DE RELOJ


64

REGISTROS DE CORRIMIENTO. EN LA FIGURA SE MUESTRA UNA

FORMA DE CONECTAR VARIOS FF J-K PARA QUE FUNCIONEN COMO UN REGISTRO DE CORRIMIENTO DE CUATRO BITS. NOTE QUE LOS FF ESTAN CONECTADOS DE MANERA QUE LA SALIDA DEL FFX3 SE TRANFIERE EN EL FFX2, FFX2 EN FFX1 Y EL FFX1 EN FFX0. ESTO SIGNIFICA QUE, HASTA LA INCIDENCIA DE LA TPN DEL PULSO DE CORRIMIENTO, CADA FF TOMA EL VALOR ALMACENADO ANTERIORMENTE EN EL FF DE SU IZQUIERDA. EL FFX3 TOMA UN VALOR DETERMINADO POR LAS CONDICIONES PRESENTES EN SUS ENTRADAS J-K CUANDO OCURRE EL PULSO DE CORRIMIENTO.

J

Q

Q

K

SET

CLR

J

Q

Q

K

SET

CLR

J

Q

Q

K

SET

CLR

J

Q

Q

K

SET

CLR

X3 X2 X1 X0

PULSOS DE CORRIMIENTO


65

TRANSFERENCIA DE DATOS EN PARALELO OBSERVE LA FIGURA, AL

DAR UN SOLO PULSO TPN EL ESTADO DE LOS FF DE ARRIBA SERÁ TRANSFERIDO A LOS FF DE ABAJO.

LA TRANFERENCIA DE DATOS EN PARALELO ES MÁS RÁPIDA QUE LA TRANFERENCIA DE DATOS EN SERIE, PERO ES MÁS COSTOSA PORQUÉ REQUIERE DE MÁS COMPONENTES PARA IMPLEMENTARLA.

Q

QSET

CLR

D

Q

QSET

CLR

D

Q

QSET

CLR

D

Q

QSET

CLR

D

Q

QSET

CLR

D

Q

QSET

CLR

D


66

CONTADOR DE ANILLO UN CONTADOR DE ANILLO ES UN REGISTRO

CIRCULANTE, EN EL CUAL SOLO UNA DE LAS ETAPAS SE ENCUENTRA A NIVEL LÓGICO ALTO EN UN MOMENTO DADO, MIENTRAS QUE TODAS LAS OTRAS ESTAN A NIVEL BAJO. UN “UNO” LÓGICO DENTRO DEL REGISTRO AVANZA EN LA DIRECCION DE DESPLAZAMIENTO CON CADA PULSO DE RELOJ. AL LLEGAR AL FINAL DEL REGISTRO, RECIRCULA E INGRESA A LA PRIMERA ETAPA, DONDE CONTINUA SU DESPLAZAMIENTO SIN FIN. ESTA MODALIDAD DE CONTADOR ES UTILIZADA AMPLIAMENTE EN CIRCUIUTOS DE TEMPORIZACION Y EN DISPOSITIVOS DE SECUENCIACION AUTOMÁTICA.


67

CIRCUITO DE UN CONTADOR ANILLO DE 4 BITS EN LA FIGURA SE MUESTRA EL

CIRCUITO CORRESPONDIENTE A UN CONTADOR DE ANILLO DE 4 BITS JUNTO CON DIAGRAMA DE ESTADOS. OBSERVE QUE SI SE CONECTARÁN LEDS A CADA UNA DE LAS SALIDAS DEL REGISTRO, ESTOS SE ILUMINARÍAN YAPGARÍAN N SECUENNCIA. AHORA EL PRIMERO EN ILUMINARSE Y APAGARSE SERÁ EL LED CONECTADO A LA SALIDA Q0. ENSEGUIDA, ILUMINARIA Y APAGARIA EL CONECTADO A Q1 Y ASÍ SUCESIVAMENTE. DESPUES DE CUATRO PULSOS DE RELOJ, NUEVAMENTE SERÍA EL TURNO DE ILUMINAR Y APAGAR DE Q0 Y EL PROCESO SE REPITE CICLICAMENTE.

Q

QSET

CLR

D

Q

QSET

CLR

D

Q

QSET

CLR

D

Q

QSET

CLR

D

CLK

1000

0001 0100

0010


68

INICIALIZACION DE UN CONTADOR DE ANILLO 74164 LOS CONTADORES EN ANILLO

DEBEN PROVEERSE DE CIRCUITOS DE INICIALIZACION QUE LOS ARRANQUEN ADECUADAMENTE, DEBIDO A QUE CUANDO UN REGISTRO SE ENERGIZA POR PRIMERA VEZ SIN MEDIE NINGUN INTENTO DE INICIALIZACION, EL ESTADO INICIAL ES ALEATORIO. EN LA FIGURA SE MUESTRA UN CIRCUITO QUE PERMITE LA INICIALIZACION Y LA CIRCULACION DEL REGISTRO.

EL 74164 ES UN REGISTRO DE DESPLAZAMIENTO DE 8 BITS. DONDE QA ES LA SALIDA DE LA PRIMERA ETAPA, QB LA SALIDA DE LA SEGUNDA ETAPA, … QH ES LA SALIDA DE LA OCTAVA Y ÚLTIMA ETAPA.

Q

QSET

CLR

D

74164

CLEAR

AB QA…QHCLK

CLK

PULSO DE INICIALIZACION

7474 7432


69

CONTADOR JHONSON UN CONTADOR JHONSON O DE

COLA RETORCIDA ES UN CONTADOR DE ANILLO EN EL CUAL LA SALIDA DE LA ÚLTIMA ETAPA SE INVIERTE ANTES DE ALIMENTARLA A LA PRIMERA. EN GENERAL, UN CONTADOR JHONSON DE n ETAPAS PRODUCE 2n ESTADOS DIFERENTES. EN LA FIGURA SE MUESTRA EL CIRCUITO QUE IMPLEMENTA A UN CONTADOR JHONSON DE 3 ETAPAS JUNTO CON SU DIAGRAMA DE ESTADOS EN EL QUE SE ILUSTRA LA SECUENCIA DE CONTEO.

000

100

000

110000

000

Q

QSET

CLR

D

Q

QSET

CLR

D

Q

QSET

CLR

D

CLK

CAPITULO 6•DIVICION Y CONTEO DE FRECUENCIA•CONTADORES


71

DIVICION Y CONTEO DE FRECUENCIA CONSULTE LA FIGURA (PAGINA OPUESTA): LAS ENTRADAS J-K DE LOS FF ESTÁN EN “UNO” POR LO TANTO CAMBIARAN

DE ESTADO (SE COMPLEMENTARÁN) SIEMPRE QUE LA SEÑAL EN SU CLK PASE DE ALTO A BAJO.

LA FIGURA MUESTRA LA FORMA EN QUE LOS FF CAMBIAN DE ESTADO CUANDO SE APLICA UN TREN DE PULSOS.

DEBE OBSERVARSE LOS SIGUIENTES PUNTOS:1. EL FF X0 SE COMPLEMENTARÁ EN LA TPN DE CADA PULSO DE ENTRADA DE

RELOJ. ASÍ, LA FORMA DE ONDA DE SALIDA DE X0 TIENE UNA FRECUENCIA QUE ES EXACTAMENTE LA MITAD DE LA FRECUENCIA DE RELOJ

2. EL FF X1 SE COMPLEMENTARA CADA VEZ QUE LA SALIDA DEL FF X0 PASE DE ALTO A BAJO. POR LO TANTO LA SALIDA DE X1 TIENE UNA FRECUENCIA QUE ES LA MITAD DE LA FRECUENCIA DE SALIDA X0 (UN CUARTO DE LA FREC. DE RELOJ).

3. EL FF X2 SE COMPLEMENTARÁ CADA VEZ QUE LA SALIDA DE X1 CAMBIA DE ALTO A BAJO. ASI LA FORMA DE ONDA DE SALIDA DE X2 TIENE LA MITAD DE FRECUECNIA QUE LA DE X1 (UN OCTAVO DE LA FREC. DE RELOJ


72

DIVICION Y CONTEO DE FRECUENCIA EL USO DE “N” FLIP-FLOPS

PRODUCIRÍA UNA FRECUENCIA DE SALIDA EN EL ÚLTIMO FLIP-FLOP IGUAL A 1/2N DE LA FRECUENCIA DE ENTRADA.

ENTONCES EN EL ARREGLO DE FF DE LA FIGURA, EL ULTIMO FF (FF X2) TIENE UNA FRECUENCIA DE SALIDA DE 1/23 = 1/8 DE LA FRECUENCIA DE RELOJ.

J

Q

Q

K

SET

CLR

1

J

Q

Q

K

SET

CLR

1

PULSOS DE RELOJ

J

Q

Q

K

SET

CLR

1X0 X1 X2

RELOJ

X0

X1

X2


73

CONTADOR EL CIRCUITO

ANTERIOR, ADEMAS DE SER UN DIVISOR DE FRECUENCIA ES TAMBIEN UN CONTADOR, OBSERVE LA FORMAS ONDA:

J

Q

Q

K

SET

CLR

1

J

Q

Q

K

SET

CLR

1

PULSOS DE RELOJ

J

Q

Q

K

SET

CLR

1X0 X1 X2

RELOJ

X0

X1

X2

000

100

010

110

001

101

X0X1X2

011

111

000

0 1 2 3 4 5 6 7 0


74

NUMERO MOD EL CONTADOR ANTERIORMENTE

CITADOPSA POR 23=8 DIFERENTES ESTADOS, Y CUENTA HASTA 23-1=7,(000-111) POR LOTANTO ES UN CONTADOR MOD-8

SI SE LE AGREGARA UN FF MÁS, EN LA MISMA DISPOSICION DE LOS ANTEIORES, PODRÍA CONTAR HASTA 24-1=15 (0000-1111) Y SERIA UN CONTADOR MOD 16.

EN GENERAL UN CONTADOR MOD-2N SERÍA CAPAS DE COBTAR HASTA 2N-1 ANTES DE REGRESAR A SU ESTADO CERO


75

CONTADORES MENORES A 2N

UN CONTADOR PUEDE SER MODIFICADO PARA QUE PUEDA PRODUCIR NUMEROS MENORES A 2N, PERMITIENDO QUE EL CONTADOR OMITA ESTADOS QUE NORMALMENTE SON PARTE DE LA SECUENCIA DE CONTEO.

COMPRUEBE QUE EL CIRCUITO ES UN CONTADOR MOD-6

EJERCICIO: DISEÑE UN CONTADOR QUE CUENTE DESDE 0000 HASTA 0101

J

Q

Q

K

SET

CLR

1

J

Q

Q

K

SET

CLR

1

PULSOS DE RELOJ

J

Q

Q

K

SET

CLR

1X0 X1 X2

B

CCUAMDO LA NAND PASE A BAJO BORRARÁ

TODOS LOS FFESTO OCURRE CUANDO CBA=110 = 6

CBA000001010011100101110111

SOLO DURA UNOS NANOSEGUNDOS

NUNCA OCURRE

CUENTA DESDE 000 HASTA 101


76

CONTADORES EN CI EXISTEN EN EL MERCADO

CONTADORES QUE VIENEN ENCAPSULADOS EN UNA SOLA PASTILLA, TALES COMO EL 74LS293 CUYO ESQUEMA SE MUESTRA EN LA FIGURA

PUEDE FUNCIONAR COMO CONTADOR MOD-8 Ó MOD-16 SI SE CONECTA EL FF INDEPENDIENTE A LOS TRES FF RESTANTES

TAMBIEN POSEE UNA COMPUERTA NAND PARA EL CASO EN QUE SE DESEE DISEÑAR UN CONTADOR DE NUMERO MOD MENOR A 2N

J

Q

Q

K

SET

CLR

J

Q

Q

K

SET

CLR

J

Q

Q

K

SET

CLR

J

Q

Q

K

SET

CLR

RO1RO2

IN1

IN2

J=K=1

QA

QB

QC

QD


77

OTROS CONTADORES EN CI EXISTE EN EL MERCADO CONTADORES CON

LAS SIGUIENTES OPCIONES:

1. CAPACIDAD DE CONTAR EN FORMA ASCENDENTE O DESENDENTE

2. CAPACIDAD DE REINICIALIZACION POR MEDIO DE UN CLEAR

3. CAPACIDAD DE FIJAR UN VALOR INICIAL PARA EL CONTEO POR MEDIO DE UN LOAD.

TAL ES EL CASO DEL CI 74LS193


78

EJEMPLO DISEÑAR UN CONTADOR

MOD-60 CON EL CI 74LS293 SOLUCION: SE CONECTA

EN CASCADA UN CONTADOR MOD-10 CON UN CONTADOR MOD-6 VER FIGURA

MOD 60 CONTARÁ DESDE 0 HASTA 59

ESTE ES EL PRINCIPIO BÁSICO PARA GENERAR LOS SEGUNDOS Y LOS MINUTOS EN UN RELOJ DIGITAL

74LS293

QA QB QC QD

74LS293

QA QB QC QD


79

EL RELOJ DIGITAL CON LO APRENDIDO PODEMOS

YA CONSTRUIR UN SENCILLO RELOJ DIGITAL.

EL CIRCUITO QUE GENERA LOS SEGUNDOS SE CONECTA EN CASCADA CON OTRO CIRCUITO IDENTICO PARA GENERAR LOS MINUTOS

LOS DOS CIRCUITOS ANTERIORES SE CONECTAN EN CASCADA CON UN CONTADOR MOD 24, QUE SERIA PARA GENERAR LAS HORAS

SE DEJA COMO EJERCICIO AL ESTUDIANTE DISEÑAR EL CONTADOR MOD-24

74LS93

74LS93

74LS93

74LS93

QA QB QC QD

QA QB QC QD

QA QB QC QD

QA QB QC QD

SEGUNDOS MINUTOS

HORAS(DISEÑAR UN CONTADOR MOD 24)

CAPITULO 7•DECODIFICADORES Y VISUALIZADORES•CODIFICADORES


81

INTRODUCCIÓN LOS DECODIFICADORES SON UTILIZADOS

EN MUCHOS CIRCUITOS DIGITALES, PUDIENDO SER UTILIZADOS PARA SELECCIONAR DIRECCIONES DE MEMORIAS, PARA DECODIFICAR INSTRUCCIONES EN UNA COMPUTADORA, PARA LA CONVERSIÓN DE UN CÓDIGO EN OTRO, Ó SIMPLEMENTE PARA PROVEER UNA INTERFASE ENTRE UN NUMERO DECIMAL Y UN VISUALIZADOR A SIETE SEGMENTOS. EN ESTE CAPITULO SE ESTUDIARÁN LOS MÁS REPRESENTATIVOS Y ÚTILES.


82

¿QUE ES UN DECODIFICADOR? ES UN CIRCUITO DE MÚLTIPLES ENTRADAS

Y MÚLTIPLES SALIDAS, QUE CONVIERTE ENTRADAS CODIFICADAS EN SALIDAS CODIFICADAS EN OTRO CÓDIGO.

CADA PALABRA DE CÓDIGO ENTRANTE PRODUCE UNA PALABRA DE CÓDIGO SALIENTE DIFERENTE.

UN DECODIFICADOR DE N LÍNEAS DE ENTRADA Y M LÍNEAS DE SALIDA. SE LE DENOMINA DECODIFICADOR DE N A M


83

DECODIFICADOR BINARIO DE 2 A 4 EN LA FIGURA SE MUESTRA EL

DECODIFICADOR QUE CONSTA DE 2 LÍNEAS DE ENTRADA (A, B) Y CUATRO LÍNEAS DE SALIDA (Y0, Y1, Y2, Y3), ADEMÁS DE UNA ENTRADA DE HABILITACIÓN EN

OBSERVE LA TABLA DE VERDAD, NO IMPORTA CUAL SEA EL ESTADO DE LAS ENTRADAS, SI EN = 0 TODAS LAS SALIDAS SERÁN = 0

SI EN = 1, LAS SALIDAS OBEDECEN A CADA PALABRA DE ENTRADA.

A

B

Y0

Y1

Y2

Y3

ENTRADAS SALIDAS

EN B A0 X X1 0 01 0 1

Y3

Y2

Y1

0 0 00 0 00 0 10 1 01 1 0

Y0

0100

1 0 01 1 1 0


84

EL DECODIFICADOR 74LS139 ES UN ENCAPSULADO QUE

POSEE DOS DECODIFICADORES INDEPENDIENTES DE 2 A 4

NÓTESE QUE LAS SALIDAS Y LAS SALIDAS DE HABILITACOPN SON ACTIVAS A BAJO. LA MAYORIA DE LOS DECODIFICADORES COMERCIALES SE DISEÑAN ASÍ DEBIDO A QUE LAS COMPUERTAS INVERSORAS SON MÁS VELOCES QUE LAS NO INVERSORAS.

74LS139

EN1

EN2

A1

B1

A2

B2

Y01Y11Y21Y31

Y02Y12Y22Y32


85

DECODIFICADOR 74LS138 ES UN DECODIFICADOR DE 3 A

8, SUS SALIDAS SON ACTIVAS EN BAJO, CUENTA DADEMÁS CON TRES ENTRADAS DE HABILITACION, DOS DE ELLAS SON DE ACTIVACION EN BAJO.

UNA SOLA SALIDA SE ACTIVA (SE HACE BAJA) SI EL DECODIFICADOR ESTA HABILITADO Y LA SALIDA SE SELECCIONA APLICANDO EL CODIGO CORRESPONDIENTE A SU NUMERO EN LOS PINES DE ENTRADA

74LS138

EN1

A

EN2

EN3

B

C

Y0

Y1

Y2

Y3

Y4

Y5

Y6

Y7


86

EL DECODIFICADOR 74LS154 ES ANAÓGO AL 74LS138. ES UN DECODIFICADOR DE 4 A 16 SUS 4 ENTRADAS SON ACTIVAS EN

BALTO Y SUS 16 SALIDAS SON ACTIVAS EN BAJO

CUENTA ADEMÁS CPON 2 LINEAS DE HABILITACIÓN ACTIVAS EN BAJO


87

CONEXIÓN DE DECODIFICADORES BINARIOS EN CASCADA ES POSIBLE CONECTAR

VARIOS DECODIFICADORES BINARIOS EN CASCADA PARA DECODIFICAR PALABRAS DE TAMAÑO MÁS GRANDE

EN LA FIGURA SE MUESTRA COMO SE CONECTARIAN DOS DECODIFICADORES DE 3 A 8 PARA IMPLEMENTAR UNO DE 4 A 16

74LS138

EN1

A

EN2

EN3

B

C

Y0

Y1

Y2

Y3

Y4

Y5

Y6

Y7

74LS138

EN1

A

EN2

EN3

B

C

Y0

Y1

Y2

Y3

Y4

Y5

Y6

Y7

+5V

E1E2E3E4E5


88

DECODIFICADORES BCD A DECIMAL LOS DECODIFICADORES DE

BCD A DECIMAL, DE LOS CUALES EL 74LS42 ES UN BUEN EJEMPLO, ACEPTAN A SU ENTRADA CÓDIGOS BCD, DE CUATRO BITS POR SUPUESTO, Y ACTIVA EN BAJO UNA LINEA DE SALIDA CORRESPONDIENTE. SIE EL CODIGO A SU ENTRADA NO REPRESENTA A UN NÚMERO BCD VÁLIDO, TODAS LAS SALIDAS PERMANECEN EN ALTO

74LS42A

C

B

A

D

Y0Y1Y2Y3Y4Y5Y6Y7Y8Y9


89

DECODIFICADORES BCD A DECIMAL. TABLA DE VERDAD COMO SE EXPLICO ANTERIORMENTE, SI EL DECODIFICADOR BCD A

DECIMAL “VÉ” EN SUS ENTRADAS UN CODIGO NO VALIDO (Ó SEA MAYOR QUE NUEVE) TODAS LAS SALIDAS PERMANECERÁN EN ALTO. CASO CONTRARIO UNA SOLA SALIDA CAMBIARÁ A BAJO, DEPENDIENDO DEL CODIGO “VISTO” EN LA ENTRADA.

VER TABLA DE VERDADD C B0 0 00 0 00 0 1

A Y0

Y1

0 0 11 1 00 1 11 1 10 0 1

Y0

1101

0 1 10 1 0 1

Y3

Y4

Y5

1 1 11 1 11 1 1

Y6

Y7

Y8

1 1 11 1 11 1 11 1 10 1 1

Y9

1111

1 1 11 0 1 10 1 0 1

00 1 110 1 1

1 0 0 011 0 001 0 111 0 101 1 011 1 001 1 111 1 1

1 11 11 11 1

1111

1 1 1

1 1 01 1 11 1 1

1 1 10 1 11 0 11 1 00 1 1

1111

1 1 11 0 1 0

1 11 11 11 1

1111

1 1 1

1 1 11 1 11 1 1

1 1 11 1 11 1 11 1 11 1 1

1111

1 1 11 1 1 1

1 1 1 1 1 1 1 1 1 1

CODIGOS NÓ VÁLIDOS

SALIDAS SIEMPRE ALTAS


90

DECODIFICADOR BCD A SIETE SEGMENTOS. El 74LS47 UN DECODIFICADOR DE ESTOS POSEE

CUATRO LINEAS DE ENTRADA; D, C, B, A, Y SIETE LINEAS DE SALIDA a, b, c, d, e, f, g. EL DECODIFICADOR ACEPTA EN SUS LINEAS DE ENTRADA UN CODIGO BCD Y LO CONVIERTE A UN CODIGO DE SIETE BITS TAL QUE AL EXCITAR A UN DISPLAY HACE QUE SE ILUMINEN LOS SEGMENTOS CORRESPONDIENTES AL DIGITO BCD DE ENTRADA

POR EJEMPLO, SI RECIBE EL NUMERO 0011, EL DECODIFICADOR ACTIVARÁ SUS SALIDAS a, b, g, c Y d LAS CUALES, CONECTADAS A SUS RESPECTIVOS SEGMENTOS EN EL DISPLAY, DARÁN COMO RESULTADO LA FORMACIÓN DEL NÚMERO 3 EN EL VISUALIZADOR.

EL 7447 ES UN DECODIFICADOR ENCAPSULADO BCD A SIETE SEGMENTOS

7447

DCBA

a b

c d e

f g

a b

c d e

f g

a

b

c

d

e

f

g

DCBA = 0011


91

CODIFICADORES LOS CODIFICADORES SON DISPOSITIVOS LÓGICOS

COMBINACIONALE QUE ASIGNAN UN CODIGO DE SALIDA ÚNICO (UN NUMERO BINARIO) A CADA UNO DE LOS DATOS APLICADOS A SU ENTRADA. EN OTRAS PALABRAS, LLEVAN A CABO LA FUNCION INVERSA DE LOS DECODIFICADORES

EN TERMINOS MUY GENERALES, SON CONSIDERADOS CODIFICADORES CASI TODOS AQUELLOS DISPOSITIVOS COMBINADOS PARA LOS CUALES EL NÚMERO DE ENTRADAS ES MAYOR QUE EL NUMERO DE SALIDAS


92

EL CODIFICADOR DECIMAL A BCD ESTE TOPO DE CODIFICADOR

POSEE DIEZ ENTRADAS, UNA POR CADA DIGITO DECIMAL, Y 4 SALIDAS CORRESPONDIENTES AL CODIGO BCD

FUNCINAMIENTO DEL 74148 EN TERMINOS GENERALES EL FUNCIONAMIENTO ES EL SIGUIENTE; SI SE HACE ALTO EN LA ENTRADA NUMERO TRES, POR EJEMPLO, LA SALIDA ES EL CODIGO BCD 0011.

UNA APLICACIÓN COMUN PARA ESTOS CIRCUITOS ES CUANDO SE QUIERE TOMAR LOS VALORES DE UN TECLADO DECIMAL Y TRANSFORMARLOS A BCD, POR EJEMPLO SI SE PRESIONA LA TECLA NUMERO 4 A LA SALIDA SE OBTIENE EL CODIGO BCD CORRESPONDIENTE 0100.

74148

1

2

3

4

5

6

7

8

9

0

ENTRADAS SALIDAS

D

C

B

A

CAPITULO 8MULTIPLEXORES Y DEMULTIPLEXORES


94

CONCEPTO DE MULTIPLEXACION LA MULTIPLEXACION

CONSISTE EN LA CANALIZACION DE VARIAS LINEAS DE ENTRADA HACIA UNA SOLA LINEA DE SALIDA

EN LA FIGURA, DEPENDIENDO DE LA POSICIÓN DEL INTERRUPTOR ROTAORIO LA INFORMACION DE UNO DE LOS CANALES DE ENTRADA ES TRANSFERIDA A LA LINEA DE SALIDA

SALIDA

ENTRADAS


95

MULTIPLEXORES DIGITALES SON CONOCIDOS TAMBIEN

COMO SELECTORES DE DATOS EN LA FIGURA SE MUESTRA

UN SELECTOR DE 8 A 1, TIENE OCHO ENTRADAS DE 0 A 7, Y UNA SOLA SALIDA, LAS TRES ENTRADAS SELECTORAS SON SUFICIENTES PARA GENERAR UN TOTAL DE 2N=8 COMBINACIONES QUE CORRESPONDEN A CADA UNA DE LAS ENTRADAS DEL MULTIPLEXOR

POR EJEMPLO SI LAS ENTRADAS SELECTORAS CBA = 011 (3). SE TRANFERIRÁ A LA SALIDA EL DATO PRESENTE EN LA ENTRADA #3

SALIDA

012345678

C B A


96

EL MULTIPLEXOR 74LS151 TALVEZ EL MÁS SENCILLO DE LOS

MULTIPLEXORES DISPONIBLES EN EL MERCADO SEA EL 74LS151.

ESTE ES UN MULTIPLEXOR DE 8 A 1 PRESENTADO EN UN ENCAPSIULADO DIP DE 16 PINES ADEMÁS DE SUS 8 ENTRADAS ESTE CI TIENE DOS SALIDAS Y y W (W ES EL COMPLEMENTO DE Y)

POSEE TAMBIEN UNA ENTRADA DE HABILITACION ACTIVA A BAJO, CUANDO ESTA SE HACE ALTA, SE INHIBE EL MULTIPLEXOR LLEVANDO LA SALIDA Y A UN ESTADO BAJO Y LA W A UN ESTADO ALTO

74LS151Y

012345678

C B AENABLE

W=Y


97

OTROS MULTIPLEXORES EN CI EL 74LS150 ES UN MULTIPLEXOR DE 16

ENTRADAS, ADEMÁS POSEE UNA ENTRADA DE HABILITACION, CUATRO ENTRADAS DE SELECCION Y UNA SALIDA COMPLEMENTADA

EL 74157 ES UN MULTIPLEXOR CUADRUPLE DE 2 A 1 LINEAS. EN LA FIGURA SE MUESTRA SU SIMBOLO FUNCIONAL, ESTE MULTIPLEXOR TRANSFIERE A SUS CUATRO LINEAS DE SALIDA UNO DE LOS DOS DATOS DE 4 BITS, A ó B, CONECTADOS A SUS OCHO LINEAS DE ENTRADA, SEGÚN LO ESPECIFIQUE SU LINEA DE CONTROL S; SI S=1, EL DATO TRANSFERIDO ES EL A, DE LO CONTRARIO SE TRANSFIERE EL B. LA ENTRADA G, (PIN 15) DE ACTIVACION EN BAJO, HABILITA EL FUNCIONAMIENTO DEL DISPOSITIVO

A0

B0

A1

B1

A2

B2

A3

B3

S

G


98

LOS MULTIPLEXORES COMO CIRCUITOS LÓGICOS UNIVERSALES ADEMÁS DE DESEMPEÑARSE

COMO SELECTORES DE DATOS LOS MULOTIPLEXORES PUEDEN LLEVAR A CABO FUNCIONES PROPIAS DE CIRCUITOS LÓGICOS CONVENCIONALES, ACTUANDO COMO CIRCUITOS LÓGICOS CONVENCIONALES.

ILUSTRAREMOS ESTE ECHO POR VIA DE UN EJEMPLO. SUPONGA QUE SE DESEA CONSTRUIR UN CIRCUITO LÓGICO CUYA TABLA DE VERDAD SE MUESTRA EN LA FIGURA, PARA ELLO DISPONEMOS DEL MULTIPLEXOR DE OCHO ENTRADAS 74151.

EN LA PAGINA OPUESTA SE MUESTRA LA SOLUCION:

S0 S1 S2

0 0 0

0 0 1

0 1 0

0 1 1

1 0 0

1 0 1

1 1 0

1 1 1

Y

0

0

1

0

1

0

1

0

A B C

A B C

A B C

Y = ABC + ABC + ABC


99

IMPLEMENTACION DE LA TABLA DE VERDAD UTILIZANDO UN SELECTOR DE DATOS. EL FUNCIONAMIENTO DEL SISTEMA SE

RESUME DE LA SIGUIENTE MANERA: ASUMA QUE LAS VARIABLES S0, S1 Y S2

ESTÁN EN BAJO, LO QUE CORRESPONDE A LA PRIMERA COMBINACION DE ENTRADAS DE LA TABLA DE VERDAD. DE ACUERDO CON LA TABLA, ESTA COMBINACION DE ENTRADAS DEBE CAUSAR UN NIVEL LÓGICO BAJO A LA SALIDA. PUESTO QUE LA COMBINACION 000 APLICADA A LAS LINEAS DE SELECCIÓN DEL MULTIPLEXOR TRANSFIERE EL DATO PRESENTE EN I0 A LA SALIDA, LA ENTRADA I0 DEBE CONECTARSE A NIVEL LÓGICO BAJO.

LA SIGUIENTE COMBINACION DE VARIABLES DE ENTRADA ES 001 POR LO CUAL EL 74151 TRANSFIERE A SU SALIDA EL VALOR CORRESPONDIENTE A LA LINEA DE ENTRADA I1. COMO EN ESTE CASO TAMBIEN SE DESEA UNA SALIDA DE 0, I1 DEBE ASÍ MISMO CONECTARSE A UN NIVEL LÓGICO BAJO.

AHORA LA COMBINACION DE ENTRADAS, 010 REQUIERE DE UN NIVEL ALTO COMO RESPUESTA, POR LO CUAL, I2 DEBE AHORA LLEVARSE A NIVEL ALTO. EL PROCESO SE REPITE DE MANEA SIMILAR PARA LAS OTRAS.

S2 S1 S0

I0I1I2I3I4I5I6I7

SALIDA

1

ENTRADAS CORRESPONDIENTES A: C B A


100

DEMULTIPLEXORES DIGITALES LLEVAN A CABO LA FUNCION OPUESTA

A LOS MULTIPLEXORES, POR LO CUAL. EN OCACIONES, SE LES CONOCE COMO DISTRIBUIDORES DE DATOS, YA QUE SU FUNCION PUEDE RESUMIRSE COMO LA DISTRIBUCION DE DATOS DE UNA SOLA LINEA A VARIAS SALIDAS. EN LA FIGURA SE MUESTRA UN DEMULTIPLEXOR BÁSICO DE 1 A 4 LINEAS. LA LINEA DE ENTRADA DE DATOS SE CONECTA DIRECTAMENTE A TODAS LAS COMPUERTAS AND, MIENTRAS QUE LAS DOS LINEAS DE SELECCIÓN ACTIVAN UNA DE LAS COMPUERTAS A LA VEZ. POR CONSIGUIENTE, LOS DATOS QUE APARECEN EN LA LINEA DE ENTRADA PASAN A TRAVÉS DE LA COMPUERTA HABILITADA HASTA LA LINEA RESPECTIVA DE SALIDA DEL DISPOSITIVO DISTRIBUIDOR DE DATOS.

ENTRADA DE DATOS

LINEAS DE SELECCION

LINEAS DE SALIDA DE

DATOS


101

DEMULTIPLEXORES EN CI EL 74138 ES UN DEMULTIPLEXOR DE 1 A 8,

SE COMPONE, ADEMÁS DE SUS 8 LINEAS DE SALIDA, DE 3 LINEAS DE SELECCIÓN Y 3 LINEAS DE HABILITACION. TAMBIEN PUEDE SER CONFIGURADO COMO UN DECODIFICADOR DE 3 A 8.

EL 74154 ES UN DECODIFICADOR DE 4 A 16 LINEAS QUE CONFIGURADO ADECUADAMENTE TAMBIEN PUEDE SER UTILIZADO COMO UN DEMULTIPLEXOR DE 1 A 16 LINEAS


102

APLICACIÓN DE LOS MULTIPLEXORES Y DEMULTIPLEXORES. TDM LOS DEMULTIPLEXORES, POR LO GENERAL, COMPLEMENTAN O

REVERSAN EL PROCESO LLEVADO A CABO POR LOS DISPOSITIVOS MULTIPLEXORES. UNA DE LAS APLICACIONES MÁS USUALES E INTERESANTES DE ESTA CLASE DE DISPOSITIVOS, ES AQUELLA EN LA CUAL EL PAR MULTIPLEXOR/DEMULTIPLEXOR SE UTILIZA PARA LA MULTICANALIZACION DE DATOSEN EL TIEMPO. EL CONCEPTO DE MULTICANALIZADION HACE REFERENCIA A LA TECNICA POR LA CUAL UN MISMO CANAL ES UTILIZADO PARA LA TRANSMICION SIMULTANEA DE DOS O MÁS SEÑALES O MENSAJES. UNA FORMA DE UTILIZACION DE UN CANALCON ESTE PROPOSITO HACE USO DE LA DENOMINADA MULTIPLEXACION POR DIVICION DE TIEMPO O TDM (TIME DIVISION MULTIPLEXING)

CUANDO UN SISTEMA UTILIZA LA MULTIPLEXACION EN EL TIEMPO EN EL EXTREMO DE ENVÍO DE INFORMACION, DEBE COMPLEMENTAR EL PROCESO CON LA DEMULTIPLEXACIONDE LOS DATOS EN EL EXTREMO DE RECEPCION DEL CANAL DE TRANSMISION.


103

PRINCIPIO DE FUNCIONAMIENTO DE UN SISTEMA TDM SE USA PARA TRANSMITIR

SIMULTÁNEAMENTE SEÑALES DIFERENTES A TRAVÉS DE UN MISMO CANAL.

DIVIDE EL TIEMPO DE TRANSMISIÓN EN INTERVALOS QUE SON ASIGNADOS A LOS DISTINTOS CANALES DE ENTRADA.

SE UTILIZA UN DEMULTIPLEXOR PARA RECUPERAR LA SEÑAL EN EL RECEPTOR.

CAPITULO 9*•INTERFACE CON EL MUNDO ANALÓGICO•CIRCUITERIA BASICA DE LOS DAC•CONVERTIDORES D/A COMERCIALES•CONVERTIDORES A/D •PARÁMETROS MÁS IMPORTANTES DE LOS CONVERTIDORES•CONVERTIDORES A/D COMERCIALES

* SE REQUIERE QUE EL LECTOR TENGA CONOCIMIENTO BASICO DE AMPLIFICADORES OPERACIONALES


105

EN EL MUNDO REAL, LOS FENÓMENOS SE SUCEDEN DE MANERA ANALÓGICA. ES DECIR, LOS VALORES ASOCIADOS CON ESTOS FENÓMENOS, POR EJEMPLO LA TEMPERATURA, O LA DISTANCIA, O LA VELOCIDAD, VARÍAN DE UNA MANERA CONTINUA Y GRADUAL, PUDIENDO ASUMIR UNO CUALQUIERA DE UN NUMERO INFINITO DE VALORES. LAS VARIABLES ANÁLOGAS, ASOCIADAS A TALES FENÓMENOS, SE OBTIENEN POR LO GENERAL MEDIANTE EL USO DE TRANSDUCTORES, LOS CUALES SE ENCARGAN DE SENSAR AL FENÓMENO O VARIABLE DE INTERÉS, PARA ENTREGAR A SU SALIDA UN VOLTAJE O UNA CORRIENTE CUYA VARIACIÓN SEA ANÁLOGA A LA DEL FENÓMENO NO SENSADO.

PARA SU PROCESAMIENTO DIGITAL, TALES VOLTAJES O CORRIENTES, ANÁLOGOS, DEBEN SER CONVERTIDOS A CANTIDADES NUMÉRICAS BINARIAS QUE PUEDAN SER ASIMILADAS POR LOS DISPOSITIVOS DIGITALES A LOS CUALES SE DIRIGEN. EL PROCESO DE CONVERSIÓN REQUIERE DE DOS PASOS A SABER: ES NECESARIO OBTENER LOS VALORES DE LA VARIABLE A SER CONVERTIDA Y, POSTERIORMENTE, LLEVAR ESTAS MUESTRAS DE CORRIENTE O DE VOLTAJE, A LA ENTRADA DEL DISPOSITIVO QUE SE ENCARGARÁ DE CONVERTIR EL DATO ANALÓGICO A UN DATO BINARIO.

Interfase con el Mundo Analógico


106

Interfase con el Mundo Analógico EN SISTEMAS CONTROLADOS POR COMPUTADORA, UNA VEZ

QUE LA INFORMACIÓN DE LOS SENSORES, O DE LOS TRANSDUCTORES, HA SIDO INGRESADO A LA MAQUINA, ESTA OPERA SOBRE LOS DATOS RECIBIDOS EMITIENDO LOS COMANDOS NECESARIOS PARA QUE EL SISTEMA SE COMPORTE DE ACUERDO CON LO DESEADO.

LOS COMANDOS EMITIDOS POR LA COMPUTADORA SON IGUALMENTE DIGITALES; EN OCASIONES PUEDEN SER SENCILLOS, ORDENANDO SIMPLEMENTE EL CIERRE O APERTURA DE UN INTERRUPTOR. NO OBSTANTE, ALGUNOS DE LOS COMANDOS DEBERÁN, POR EJEMPLO REGULAR EL FLUJO DE COMBUSTIBLE EN UN AUTOMOTOR, LO QUE REQUIERE DE UN VOLTAJE ANÁLOGO QUE CONTROLE QUÉ TANTO DEBE ABRIR O CERRAR UNA VÁLVULA EN PARTICULAR.


107

CIRCUITERIA BASICA DE LOS DAC UN CONVERSOR D/A FUNCIONA BÁSICAMENTE COMO UN

SUMADOR, CONVIRTIENDO UNA PALABRA DIGITAL, POR LO GENERAL UN BYTE, A UN VOLTAJE ANÁLOGO EQUIVALENTE SUMANDO TODOS LOS UNOS PERO ASIGNÁNDOLES UN PESO DE ACUERDO A LA POSICIÓN DENTRO DE LA PALABRA. EN EL SISTEMA BINARIO, EL BIT MÁS SIGNIFICATIVO ES EL DE MAYOR PESO, O IMPORTANCIA. EL BIT QUE LE SIGUE, HACIA LA DERECHA, POSEE LA MITAD DE ESTE PESO Y ASÍ SUCESIVAMENTE.

LOS CONVERTIDORES D/A SE CONSTRUYEN, POR LO GENERAL, UTILIZANDO REDES DE RESISTENCIAS CUYOS VALORES REFLEJAN LOS PESOS DE LOS DIFERENTES BITS, Y SUMANDO LAS CORRIENTES RESULTANTES POR MEDIO DE UN CIRCUITO SUMADOR CONSTRUIDO A BASE DE UN AMPLIFICADOR OPERACIONAL. LA IDEA ES QUE LOS BITS DE MÁS PESO CONTRIBUYAN MÁS CORRIENTE.


108

CIRCUITERIA BASICA DE LOS DAC PUESTO QUE EL AMPLIFICADOR

OPERACIONAL OPERA REALIMENTADO EL VOLTAJE EN EL PUNTO A ES CERO, POR SER TIERRA VIRTUAL. POR TANTO LA CORRIENTE QUE CIRCULA POR CADA UNA DE LAS RESISTENCIAS ES INVERSAMENTE PROPORCIONAL A SUS RESPECTIVOS VALORES. POR EJEMPLO LA CORRIENTE QUE CIRCULA POR LA RESISTENCIA R/2 ES EL DOBLE DE LA CORRIENTE QUE CIRCULA POR LA RESISTENCIA R Y ASI, SUCESIVAMENTE. POR ESTO, EL BIT DE MÁS PESO, B7, EN ESTE CASO, APORTA MAYOR CANTIDAD DE CORRIENTE.

LAS CORREINTES QUE CIRCULAN POR LAS 8 RESISTENCIAS TAMBIEN LO HACEN POR LA RESISTENCIA DE REALIMENTACION, Rf, POR LO QUE LA MAGNITUD DEL VOLTAGE A LA SALIDA ES IGUAL AL PRODUCTO DE LA CORRIENTE TOTAL (LA SUMA DE TODAS LAS CORRIENTES) POR EL VALOR DE ESTA RESISTENCIA

R/128

R/64

R/32

R/16

R/8

R/4

R/2

R

Rf

-

+

SALIDA ANALOGICA

B7

B6

B5

B4

B3

B2

B1

B0

A


109

CIRCUITERIA BASICA DE LOS DAC A PESAR QUE EL PRINCIPIO DE FUNCIONAMIENTO DEL

DAC, ANTERIORMENTE EXPUESTO, ES SENCILLO, NO SE UTILIZA EN LA PRACTICA, DEBIDO A QUE SE REQUIERE DE VARIAS RESISTENCIAS DE VALORES DIFERENTES CADA UNA, LAS CUALES DEBEN CUMPLIR CON REQUISITOS ESTRICTOS DE PRECISIÓN PARA GARANTIZAR LA EXACTITUD EN LA OPERACIÓN DEL CONVERTIDOR. ESTO ELEVA LOS COSTOS Y DIFICULTA EL PROCESO DE FABRICACION, POR LO CUAL, EN SU LUGAR, SE UTILIZA UN CIRCUITO COMO EL QUE SE ENSEÑA EN LA FIGURA SIGUIENTE, ESTE CIRCUITO CONOCIDO COMO RED EN ESCALERA R-2R, UTILIZA UNICAMENTE DOS VALORES DE RESISTENCIAS, POR LO CUAL SU IMPLEMENTACION ES MUCHO MÁS SENCILLA.


110

CIRCUITERIA BASICA DE LOS DAC EL DAC MOSTRADO EN

LA FIGURA TIENE LA VENTAJA DE UTILIZAR SOLO DOS VALORES DE RESISTECIA R-2R, POR LO CUAL ES MUCHO MÁS PRACTICO IMPLEMENTAR ESTE CIRCUITO QUE EL DAC EXPUESTO ANTERIORMENTE.

2R

Rf

-

+

SALIDA ANALOGICAB7

B6

B5

B4

B3

B2

B1

B0

R

2R

2R

2R

R

R

R

R

2R

R

2R

R

A


111

CONVERTIDORES D/A COMERCIALES. (EL DAC0800) ESTE DAC, FABRICADO POR

NATIONAL SEMICONDUCTOR, ES UN CONVERSOR DE 8 BITS DE ALTA VELOCIDAD. LA SALIDA ES UNA FUENTE DE CORRIENTE, POR LO CUAL DEBE SER CONVERTIDA A VOLTAJE, UTILIZANDO UNA SIMPLE RESISTENCIA, O UN CONVERTIDOR ACTIVO DE CORRIENTE A VOLTAJE CON AMPLIFICADORES OPERACIONALES. EN LA FIGURA SE MUESTRA LA MANERA TIPICA DE CONEXION DE ESTE DISPOSITIVO.

5K

5K

10K 10K

10V

V-

V+

DAC08005 6 7 8 9 10 11 12

13143 16 13 1

2

4

V S

AL

IDA

HA

ST

A 20V

pp

I OUT

I OUT

ENTRADAS DIGITALES


112

CONVERTIDORES D/A. (EL DAC0800) OBSERVE QUE EL DAC0800

POSEE DOS SALIDAS DE CORRIENTES BALANCEADAS, LO QUE PERMITE GENERAR VOLTAGES DIFERENCIALES A SU SALIDA. ES POSIBLE, SI SE DESEA, UTILIZAR SOLO UNA DE LAS FUENTES DE CORRIENTE COMO SE MUESTRA EN LA FIGURA ADJUNTA.

5K

5K

10K

10V

V-

V+

DAC08005 6 7 8 9 10 11 12

13143 16 13 1

2

4

I OUT

I OUT

ENTRADAS DIGITALES

RF

VOUT

LM741

-

+


113

CONVERTIDORES A/D LOS CONVERTIDORES A/D

COMPLEMENTAN LA FUNCION DE LOS D/A. SU FUNCION ES DE CONVERTIR CANTIDADES ANALOGICAS A NUMEROS BINARIOS. EXISTEN VARIAS ALTERNATIVAS PARA LA CONSTRUCCION DE LOS CONVERTIDORES A/D PRACTICAMENTE TODOS ELLOS REQUIEREN DE UN ELEMENTO MUY SIMPLE PERO DEFINITIVO QUE ES EL COMPARADOR CUYO SIMBOLO ESQUEMATICO Y CURVA DE OPERACIÓN SE MUESTRA EN LA FIGURA.

LA SALIDA DEL COMPARADOR MOSTRADO, ES ECENCIALMENTE DIGITAL. ESTO ES, ES ALTA SI LA ENTRADA A ES MAYOR QUE B Y BAJA EN CASO CONTRARIO

LM741A

BSALIDA

ENTRADAS


114

CONVERTIDORES A/D EL COMPARADOR

AMPLIFICA LA DIFERENCIA DE VOLTAJES A SU ENTRADA PARA PRODUCIR LA SALIDA.

DONDE G, ES LA GANANCIA DEL AMPLIFICADOR Y A Y B LOS VOLTAJES DE ENTRADA.

BAGVO


115

CONVERSOR A/D DE RAMPA SIMPLE EN LA FIGURA SE

MUESTRA EL DISAGRAMA ESQUEMATICO SIMPLIFICADO DE UN CONVERSOR A/D DE RAMPA SIMPLE. SE CONSTRUYE A PARTIR DE ELEMENTOS TAN SENCILLOS COMO UN CONTADOR BINARIO DE 8 BITS, UN CONVERTIDOR D/A, UN COMPARADOR ANALOGICO Y UNA COMPUERTA AND.

RELOJ

7408

CONTADOR DE 8 BITS

CLEAR

D/A

VOLTAJE ANALOGICO A CONVERTIR COMPARADOR

S1


116

CONVERSOR A/D DE RAMPA SIMPLE LA OPERACIÓN DEL COMPARADOR SE INICIA

CUANDO EL PULSADOR S1 SE PRESIONA MOMENTANEAMENTE PARA INICIAR EL CONTADOR A CERO. ESTO CAUSA QUE A LA SALIDA DEL DAC SE TENGA UN VOLTAJE DE CERO Y QUE, POR TANTO, A LA SALIDA DEL COMPARADOR SE TENGA UN NIVEL LOGICO ALTO COMO RESULTADO LA COMPUERTA AND SE HABILITA PARA PERMITIR EL PASO DE RELOJ HACIA EL CONTADOR. EL NUMERO EN EL QUE SE DETIENE LA MARCHA DEL CONTADOR ES EL EQUIVALENTE DIGITAL DEL VOLTAJE DE ENTRADA.


117

CONVERTIDOR A/D DE APROXIMACIONES SUCESIVAS EN LA FIGURA SE

MUESTRA UN DIAGRAMA SIMPLIFICADO DE UN ADC DE CUATRO BITS QUE UTILIZA EL METODO DE APROXIMACIONES SUCESIVAS PARA CONVERTIR EL DATO. APARTE DE LOS ELEMENTOS DE CONTROL ESTOS ADC’s CONSTAN DE UN REGISTRO DE APROXIMACIONES SUCESIVAS, UN DAC Y UN COMPARADOR.

DAC

SARD

C

-+

D0D1D2D3

CLK

MSB LSB

ENTRADA ANALOGICA

SALIDA BINARIA

PARALELA

SALIDA BINARIA SERIAL

Vout

COMPARADOR


118

CONVERTIDOR A/D DE APROXIMACIONES SUCESIVAS AL INICIAR UN CICLO DE CONVERSION, EL CONTROL DEL

DISPOSITIVO COMIENZA POR APLICAR UN 1 LOGICO AL BIT MÁS SIGNIFICATIVO DEL SAR. LA SALIDA DEL DAC SE COMPARA CON EL VOLTAJE DE ENTRADA A SER CONVERTIDO. SI ESTA MAYOR QUE EL VOLTAJE DE ENTRADA, EL UNO LOGICO SE ELIMINA Y EN SU LUGAR SE PONE UN 0. POR EL CONTRARIO, SI LA COMPARACION INDICA QUE LA SALIDA DEL DAC ES MENOR QUE EL VOLTAJE DE ENTRADA, EL 1 LOGICO EN LA POSICION MÁS SIGNIFICATIVA SE DEJA. CUMPLIDA ESTA FASE, EL CONTROL PROCEDE A COLOCAR AHORA UN 1 EL SIGUIENTE BIT MÁS SIGNIFICATIVO Y A REPETIR EL PROCEDIMIENTO DESCRITO. UN CONVERTIDOR DE OCHO BITS, POR TANTO SOLO REQUERIRÁ DE 8 CICLOS COMO ESTOS PARA COMPLETAR LA CONVERSIÓN

EL METODO DE APROXIMACIONES SUCESIVAS ES EL MÁS EMPLEADO EN LA FABRICACION DE ADC’S DEBIDO A QUE REQUIEREN DE UN MENOR TIEMPO DE CONVERSION QUE LOS OTROS METODOS


119

PARAMETROS MÁS IMPORTANTES DE LOS CONVERTIDORES LOS PARAMETROS MÁS IMPORTANTES A LA

HORA DE SELECCIONAR UN DAC O UN ADC SE MENCIONAN A CONTINUACION:

LA RESOLUCION EL NUMERO DE BITS TIEMPO MÁXIMO DE CONVERSION CODIGO DE SALIDA MODO DE SALIDA TIEMPO DE ESTABILIZACION


120

LA RESOLUCION ES EL CAMBIO MÁS PEQUEÑO EN EL

VOLTAJE ANÁLOGO DE ENTRADA QUE SE REFLEJA EN UN CAMBIO DE 1 BIT EN LA SALIDA DIGITAL.

SE CALCULA DIVIDIENDO EL RANGO DE VOLTAJES DE ENTRADA POR EL NUMERO DE CODIGOS BINARIOS QUE PUEDE GENERAR EL CONVERTIDOR.


121

EL NUMERO DE BITS ES EL NUMERO DE BITS A LA SALIDA

DEL CONVERTIDOR. EN MUCHAS OCASIONES, LA RESOLUCION DEL DISPOSITIVO SE EXPRESA SIMPLEMENTE ESPECIFICANDO EL NUMERO DE BITS A LA SALIDA.

A MAYOR NUMERO DE BITS MEJOR ES LA RESOLUCION


122

EL RANGO DE VOLTAJES DE ENTRADA EL RANGO PERMISIBLE

DE VOLTAJES DE ENTRADA QUE PUEDEN SER CONVERTIDOS.

EJEMPLO: CALCULAR LA RESOLUCION DE UN CONVERTIDOR A/D DE 8 BITS CUYO RANGO DE VOLTAJES PERSIBLES DE ENTRADA ESTA ENTRE 0 Y 5V

mVRESOLUCION

VVRESOLUCION

RANGORESOLUCION

BITS

53.192

052

8

#


123

PARAMETROS IMPORTANTES EN LOS CONVERTIDORES TIEMPO DE CONVERSION.- ES EL TIEMPO QUE

TARDA UN CONVERTIDOR EN COMPLETAR LA CONVERSION DE UN DATO.

CODIGO DE SALIDA.- ALGUNOS CONVERTIDORES A/D ENTREGAN CODIGOS BINARIOS MIENTRAS QUE OTROS ENTREGAN DATOS EN BCD

MODO DE SALIDA.-ES POSIBLE TENER SALIDAS DE VOLTAJE O DE CORRIENTE EN LOS CONVERTIDORES D/A

TIEMPO DE ESTABILIZACION.- ES EL TIEMPO NECESARIO PARA QUE EL VOLTAJE ANALOGO A LA SALIDA DE UN DAC SE ESTABILICE A SU VALOR FINAL.


124

CONVERTIDORES A/D COMERCIALES. EL ADC0804 EL ADC0804 FABRICADO

POR INTERSIL, ES UN A/D DE 8 BITS, CON UN TIEMPO DE CONVERSION DE 100uS RECIBE SEÑALES EN CONFIGURACION DIFERENCIAL QUE ESTAN ENTRE 0 Y 5 VOLTIOS.

EN LA FIGURA SE MUESTRA UN DIAGRAMA ESQUEMÁTICO DE UNA CONEXIÓN TIPICA

CS

RD

WR

INTR

DB7DB6DB5DB4DB3DB2DB1DB0

MIC

RO

PR

OC

ES

AD

OR

BUS

DEL

MICROPROCESADOR

Vref/2

+5V

10K 150pF

+V

CLK R

CLK IN

Vin(+)

Vin(-)

Vref/2

DGND

AD

C0

804


125

CONVERTIDORES A/D COMERCIALES. EL ADC0808 EL ADC0808 ES UN CONVERTIDOR DE 8 BITS

CON UN MULTIPLEXOR ANALOGO INCORPORADO DE 8 CANALES, SU TIEMPO DE CONVERSION ES DE 100us Y RECIBE SEÑALES EN CONFIGURACION DIFERENCIAL QUE ESTAN EN UN RANGO DE 0 A 5 VOLTIOS.

EL MULTIPLEXOR NOS PERMITE CONVERTIR HASTA 8 SEÑALES ANALÓGICAS EN 800us.

GRACIAS!ESPERO QUE HAYAN DISFRUTADO ESTE CURSO TANTO COMO YO, … AHÍ NOS VEMOS EN EL CURSO DE ELECTRONICA ANALOGICA.

electronica digital raul barreto quinteros. capitulo 1 compuertas lÓgicas y tablas de verdad

Documents