![Page 1: PICOBLAZE RESUMEN. Picoblaze Microcontrolador 8 bits Empotrado en un FPGA Xilinx Soft core Optimizado ocupa 200 celdas lógicas Menos del 5% Spartan 3s200](https://reader036.vdocuments.co/reader036/viewer/2022062315/5665b4db1a28abb57c944a97/html5/thumbnails/1.jpg)
PICOBLAZE
RESUMEN
![Page 2: PICOBLAZE RESUMEN. Picoblaze Microcontrolador 8 bits Empotrado en un FPGA Xilinx Soft core Optimizado ocupa 200 celdas lógicas Menos del 5% Spartan 3s200](https://reader036.vdocuments.co/reader036/viewer/2022062315/5665b4db1a28abb57c944a97/html5/thumbnails/2.jpg)
Picoblaze Microcontrolador 8 bits Empotrado en un FPGA Xilinx Soft core Optimizado ocupa 200 celdas lógicas Menos del 5% Spartan 3s200
Aplicaciones Debido a que el desarrollo del software es
usualmente mas fácil que crear hardware a la medida, la opción de un microcontrolador es preferida para aplicaciones no criticas en el tiempo.
Picoblaze requiere 2 ciclos para completar una instrucción
Si el reloj del sistema es de 50 MHz, Picoblaze ejecuta 25 millones de instrucciones por segundo
![Page 3: PICOBLAZE RESUMEN. Picoblaze Microcontrolador 8 bits Empotrado en un FPGA Xilinx Soft core Optimizado ocupa 200 celdas lógicas Menos del 5% Spartan 3s200](https://reader036.vdocuments.co/reader036/viewer/2022062315/5665b4db1a28abb57c944a97/html5/thumbnails/3.jpg)
DIAGRAMA DE UN FSMD Y UN MICROCONTROLADOR
![Page 4: PICOBLAZE RESUMEN. Picoblaze Microcontrolador 8 bits Empotrado en un FPGA Xilinx Soft core Optimizado ocupa 200 celdas lógicas Menos del 5% Spartan 3s200](https://reader036.vdocuments.co/reader036/viewer/2022062315/5665b4db1a28abb57c944a97/html5/thumbnails/4.jpg)
OR
GA
NIZ
AC
IÓN
BÁ
SIC
A
Bus de datos de 8 bits ALU de 8 bits con banderas de
acarreo e indicación de cero 16 registros de propósito general
de 8 bits 64 Kbyte de memoria de datos Formato de instrucciones de 18
bits Bus de direcciones de 10 bits
(1024 instrucciones) Stack de 31 palabras 256 puertos de entrada 256 puertos de salida 2 ciclos de reloj por instrucción 5 ciclos de reloj para respuesta de
interrupcion
![Page 5: PICOBLAZE RESUMEN. Picoblaze Microcontrolador 8 bits Empotrado en un FPGA Xilinx Soft core Optimizado ocupa 200 celdas lógicas Menos del 5% Spartan 3s200](https://reader036.vdocuments.co/reader036/viewer/2022062315/5665b4db1a28abb57c944a97/html5/thumbnails/5.jpg)
DIAGRAMA A BLOQUES DE PICOBLAZE
![Page 6: PICOBLAZE RESUMEN. Picoblaze Microcontrolador 8 bits Empotrado en un FPGA Xilinx Soft core Optimizado ocupa 200 celdas lógicas Menos del 5% Spartan 3s200](https://reader036.vdocuments.co/reader036/viewer/2022062315/5665b4db1a28abb57c944a97/html5/thumbnails/6.jpg)
TOP LEVEL HDL MODULES
Picoblaze es un sistema organizado en 2 módulos de alto nivel en HDL
El modulo KCPSM3 es el procesador Picoblaze
Constant (K) coded programmable state machine
![Page 7: PICOBLAZE RESUMEN. Picoblaze Microcontrolador 8 bits Empotrado en un FPGA Xilinx Soft core Optimizado ocupa 200 celdas lógicas Menos del 5% Spartan 3s200](https://reader036.vdocuments.co/reader036/viewer/2022062315/5665b4db1a28abb57c944a97/html5/thumbnails/7.jpg)
KC
PS
M3
clk (entrada 1 bit), señal de reloj del sistema reset (entrada 1 bit), señal de reset address (salida 10 bits), dirección de la
memoria de instrucciones, especifica la localidad de donde se va a leer la instrucción
instruction ( entrada 18 bits), instrucción port_id(salida 8 bits), dirección del puerto de
entrada o puerto de salida in_port(entrada 8 bits), datos de entrada de los
periféricos de entrada /salida read_storbe(salida 1 bit), strobe asociado con
la operación de entrada out_port( salida 8 bits), datos de salida hacia
los periféricos de entrada/salida write_storbe (salida 1 bit) strobe asociado con
las operaciones de salida interrupt ( entrada 1 bit) solicitud de
interrupción de los periféricos de entrada/salida
interrupt_ack (salida 1 bit), reconocimiento de la interrupción hacia los periféricos de entrada/salida
![Page 8: PICOBLAZE RESUMEN. Picoblaze Microcontrolador 8 bits Empotrado en un FPGA Xilinx Soft core Optimizado ocupa 200 celdas lógicas Menos del 5% Spartan 3s200](https://reader036.vdocuments.co/reader036/viewer/2022062315/5665b4db1a28abb57c944a97/html5/thumbnails/8.jpg)
El segundo modulo es para la memoria de instrucciones
Durante el desarrollo usualmente almacenamos el código ensamblado en la memoria y se configura como una ROM en el lenguaje de descripción de hardware.
![Page 9: PICOBLAZE RESUMEN. Picoblaze Microcontrolador 8 bits Empotrado en un FPGA Xilinx Soft core Optimizado ocupa 200 celdas lógicas Menos del 5% Spartan 3s200](https://reader036.vdocuments.co/reader036/viewer/2022062315/5665b4db1a28abb57c944a97/html5/thumbnails/9.jpg)
FLU
JO D
E D
ISEÑ
O D
E U
N S
ISTEM
A C
ON
P
ICO
BLA
ZE
5. El hardware incluye la personalizacion de circuitos para realizar funciones especiales de I/O y criticas en el tiempo, circuitos especializados de interfaz c on Picoblaze
6. Crear el codigo en alto nivel en HDL que combine codigo para Picoblaze y para el hardware personalizado
![Page 10: PICOBLAZE RESUMEN. Picoblaze Microcontrolador 8 bits Empotrado en un FPGA Xilinx Soft core Optimizado ocupa 200 celdas lógicas Menos del 5% Spartan 3s200](https://reader036.vdocuments.co/reader036/viewer/2022062315/5665b4db1a28abb57c944a97/html5/thumbnails/10.jpg)
CONJUNTO DE INSTRUCCIONES
Instrucciones del tipo: Lógicas Aritméticas De prueba y
comparación Corrimiento y rotación Movimiento de datos Control del flujo de
programa Relacionadas con las
interrupciones
57 INSTRUCCIONESMODELO DE
PROGRAMACIÓN
![Page 11: PICOBLAZE RESUMEN. Picoblaze Microcontrolador 8 bits Empotrado en un FPGA Xilinx Soft core Optimizado ocupa 200 celdas lógicas Menos del 5% Spartan 3s200](https://reader036.vdocuments.co/reader036/viewer/2022062315/5665b4db1a28abb57c944a97/html5/thumbnails/11.jpg)
FORMATO DE INSTRUCCIÓN
![Page 12: PICOBLAZE RESUMEN. Picoblaze Microcontrolador 8 bits Empotrado en un FPGA Xilinx Soft core Optimizado ocupa 200 celdas lógicas Menos del 5% Spartan 3s200](https://reader036.vdocuments.co/reader036/viewer/2022062315/5665b4db1a28abb57c944a97/html5/thumbnails/12.jpg)
INSTRUCCIONES TIPO LÓGICAS
![Page 13: PICOBLAZE RESUMEN. Picoblaze Microcontrolador 8 bits Empotrado en un FPGA Xilinx Soft core Optimizado ocupa 200 celdas lógicas Menos del 5% Spartan 3s200](https://reader036.vdocuments.co/reader036/viewer/2022062315/5665b4db1a28abb57c944a97/html5/thumbnails/13.jpg)
ARITMÉTICAS
![Page 14: PICOBLAZE RESUMEN. Picoblaze Microcontrolador 8 bits Empotrado en un FPGA Xilinx Soft core Optimizado ocupa 200 celdas lógicas Menos del 5% Spartan 3s200](https://reader036.vdocuments.co/reader036/viewer/2022062315/5665b4db1a28abb57c944a97/html5/thumbnails/14.jpg)
DE PRUEBA Y COMPARACIÓN
![Page 15: PICOBLAZE RESUMEN. Picoblaze Microcontrolador 8 bits Empotrado en un FPGA Xilinx Soft core Optimizado ocupa 200 celdas lógicas Menos del 5% Spartan 3s200](https://reader036.vdocuments.co/reader036/viewer/2022062315/5665b4db1a28abb57c944a97/html5/thumbnails/15.jpg)
CORRIMIENTO Y ROTACIÓN
![Page 16: PICOBLAZE RESUMEN. Picoblaze Microcontrolador 8 bits Empotrado en un FPGA Xilinx Soft core Optimizado ocupa 200 celdas lógicas Menos del 5% Spartan 3s200](https://reader036.vdocuments.co/reader036/viewer/2022062315/5665b4db1a28abb57c944a97/html5/thumbnails/16.jpg)
![Page 17: PICOBLAZE RESUMEN. Picoblaze Microcontrolador 8 bits Empotrado en un FPGA Xilinx Soft core Optimizado ocupa 200 celdas lógicas Menos del 5% Spartan 3s200](https://reader036.vdocuments.co/reader036/viewer/2022062315/5665b4db1a28abb57c944a97/html5/thumbnails/17.jpg)
MOVIMIENTO DE DATOS
![Page 18: PICOBLAZE RESUMEN. Picoblaze Microcontrolador 8 bits Empotrado en un FPGA Xilinx Soft core Optimizado ocupa 200 celdas lógicas Menos del 5% Spartan 3s200](https://reader036.vdocuments.co/reader036/viewer/2022062315/5665b4db1a28abb57c944a97/html5/thumbnails/18.jpg)
CONTROL DEL FLUJO DE PROGRAMA
![Page 19: PICOBLAZE RESUMEN. Picoblaze Microcontrolador 8 bits Empotrado en un FPGA Xilinx Soft core Optimizado ocupa 200 celdas lógicas Menos del 5% Spartan 3s200](https://reader036.vdocuments.co/reader036/viewer/2022062315/5665b4db1a28abb57c944a97/html5/thumbnails/19.jpg)
![Page 20: PICOBLAZE RESUMEN. Picoblaze Microcontrolador 8 bits Empotrado en un FPGA Xilinx Soft core Optimizado ocupa 200 celdas lógicas Menos del 5% Spartan 3s200](https://reader036.vdocuments.co/reader036/viewer/2022062315/5665b4db1a28abb57c944a97/html5/thumbnails/20.jpg)
![Page 21: PICOBLAZE RESUMEN. Picoblaze Microcontrolador 8 bits Empotrado en un FPGA Xilinx Soft core Optimizado ocupa 200 celdas lógicas Menos del 5% Spartan 3s200](https://reader036.vdocuments.co/reader036/viewer/2022062315/5665b4db1a28abb57c944a97/html5/thumbnails/21.jpg)
RELACIONADAS CON LAS INTERRUPCIONES