Download - Logica Sincronica Memoria
![Page 1: Logica Sincronica Memoria](https://reader034.vdocuments.co/reader034/viewer/2022051411/544ba6a3af79596c4d8b534b/html5/thumbnails/1.jpg)
CELDA BASICA: MULTIVIBRADORES
SON CIRCUITOS LOGICOS DE DOS ESTADOS QUE UTILIZAN REALIMENTACION POSITIVA
M. BIESTABLE O FLIP-FLOP: PRESENTA DOS ESTADOS ESTABLES QUE PUEDEN MANTENERSE INDEFINIDAMENTE A MENOS QUE SE CAMBIEN EN FORMA PREDETERMINADA. CAPAZ DE ALMACENARUN BIT Y ES LA CELDA BASICA DE UNA MEMORIA
M. MONOESTABLE: PRESENTA UN ESTADO ESTABLE Y OTRO CUASI ESTABLE QUE ES TRANSITORIO POR NATURALEZA. TRABAJA CON UN PULSO DEENTRADA Y GENERA UN PULSO DE DURACION ESPECIFICA (CTE R-C)
M. ASTABLE: PRESENTA DOS ESTADOS CUASI ESTABLES, SE COMPORTA COMO OSCILADOR
![Page 2: Logica Sincronica Memoria](https://reader034.vdocuments.co/reader034/viewer/2022051411/544ba6a3af79596c4d8b534b/html5/thumbnails/2.jpg)
CELDA BASICA FLIP-FLOP
LATCH
![Page 3: Logica Sincronica Memoria](https://reader034.vdocuments.co/reader034/viewer/2022051411/544ba6a3af79596c4d8b534b/html5/thumbnails/3.jpg)
FLIP-FLOP R-S
![Page 4: Logica Sincronica Memoria](https://reader034.vdocuments.co/reader034/viewer/2022051411/544ba6a3af79596c4d8b534b/html5/thumbnails/4.jpg)
FLIP-FLOP R-S CMOS CON CLOCK
CELDA BASICA MEMORIA SRAM
![Page 5: Logica Sincronica Memoria](https://reader034.vdocuments.co/reader034/viewer/2022051411/544ba6a3af79596c4d8b534b/html5/thumbnails/5.jpg)
FLIP-FLOP D
![Page 6: Logica Sincronica Memoria](https://reader034.vdocuments.co/reader034/viewer/2022051411/544ba6a3af79596c4d8b534b/html5/thumbnails/6.jpg)
MONOESTABLE
![Page 7: Logica Sincronica Memoria](https://reader034.vdocuments.co/reader034/viewer/2022051411/544ba6a3af79596c4d8b534b/html5/thumbnails/7.jpg)
ASTABLE
![Page 8: Logica Sincronica Memoria](https://reader034.vdocuments.co/reader034/viewer/2022051411/544ba6a3af79596c4d8b534b/html5/thumbnails/8.jpg)
![Page 9: Logica Sincronica Memoria](https://reader034.vdocuments.co/reader034/viewer/2022051411/544ba6a3af79596c4d8b534b/html5/thumbnails/9.jpg)
MEMORIAS
![Page 10: Logica Sincronica Memoria](https://reader034.vdocuments.co/reader034/viewer/2022051411/544ba6a3af79596c4d8b534b/html5/thumbnails/10.jpg)
![Page 11: Logica Sincronica Memoria](https://reader034.vdocuments.co/reader034/viewer/2022051411/544ba6a3af79596c4d8b534b/html5/thumbnails/11.jpg)
![Page 12: Logica Sincronica Memoria](https://reader034.vdocuments.co/reader034/viewer/2022051411/544ba6a3af79596c4d8b534b/html5/thumbnails/12.jpg)
![Page 13: Logica Sincronica Memoria](https://reader034.vdocuments.co/reader034/viewer/2022051411/544ba6a3af79596c4d8b534b/html5/thumbnails/13.jpg)
ESTRUCTURA DE UNA MEMORIA
2M rows X 2N columns.
![Page 14: Logica Sincronica Memoria](https://reader034.vdocuments.co/reader034/viewer/2022051411/544ba6a3af79596c4d8b534b/html5/thumbnails/14.jpg)
MEMORIA SERIE
Cada bit almacenado se transfiere en secuenciaa través de varias localidades entre el momento que se escribe y el momento en que la información esta disponible para lectura
Registros de desplazamientoCintas magnéticasMemorias de burbuja
![Page 15: Logica Sincronica Memoria](https://reader034.vdocuments.co/reader034/viewer/2022051411/544ba6a3af79596c4d8b534b/html5/thumbnails/15.jpg)
MEMORIA RAM DINAMICA (DRAM)
GUARDAN LOS DATOS EN FORMA DE CARGA ELECTRICA EMPLEAN CELDA CAPACITIVAREQUIERE PROCESO DE REFRESCO PARA MANTENER INFORMACION (CADA 2 MS)
![Page 16: Logica Sincronica Memoria](https://reader034.vdocuments.co/reader034/viewer/2022051411/544ba6a3af79596c4d8b534b/html5/thumbnails/16.jpg)
DRAM
![Page 17: Logica Sincronica Memoria](https://reader034.vdocuments.co/reader034/viewer/2022051411/544ba6a3af79596c4d8b534b/html5/thumbnails/17.jpg)
MEMORIA RAM ESTATICA (SRAM)
MEMORIAS QUE NO REQUIREN OPERACIÓN DE REFRESCOLA CELDA BASICA ES MAS COMPLEJA (FLIP-FLOP)
![Page 18: Logica Sincronica Memoria](https://reader034.vdocuments.co/reader034/viewer/2022051411/544ba6a3af79596c4d8b534b/html5/thumbnails/18.jpg)
CICLO DE LECTURA Y ESCRITURA
LECTURA
ESCRITURA
![Page 19: Logica Sincronica Memoria](https://reader034.vdocuments.co/reader034/viewer/2022051411/544ba6a3af79596c4d8b534b/html5/thumbnails/19.jpg)
SRAM
![Page 20: Logica Sincronica Memoria](https://reader034.vdocuments.co/reader034/viewer/2022051411/544ba6a3af79596c4d8b534b/html5/thumbnails/20.jpg)
Tiempo de acceso 100 ns
EJEMPLO SRAM
![Page 21: Logica Sincronica Memoria](https://reader034.vdocuments.co/reader034/viewer/2022051411/544ba6a3af79596c4d8b534b/html5/thumbnails/21.jpg)
MEMORIA ROM
MEMORIA DE ACCESO ALEATORIA LA INFORMACION SE ENCUENTRA FIJA Y NO ES VOLATILLA INFORMACION ALMACENADA SE FIJA DURANTE EL PROCESO DE FABRICACION
MEMORIA PROM
MEMORIA QUE SE PUEDE PROGRAMAR DESPUES DE SU FABRICACIONEL PROCESO DE PROGRAMACION SE DENOMINA QUEMAY UNA VEZ REALIZADO YA NO SE PUEDE REPROGRAMAR
![Page 22: Logica Sincronica Memoria](https://reader034.vdocuments.co/reader034/viewer/2022051411/544ba6a3af79596c4d8b534b/html5/thumbnails/22.jpg)
MEMORIA EPROM
LOS DATOS PROGRAMADOS SE PUEDEN BORRAR Y REPROGRAMARCON NUEVOS DATOS
LA INFORMACION SE BORRA CON EXPOSICION A LUZ ULTRAVIOLETASE REPROGRAMA EN FORMA ELECTRICA
![Page 23: Logica Sincronica Memoria](https://reader034.vdocuments.co/reader034/viewer/2022051411/544ba6a3af79596c4d8b534b/html5/thumbnails/23.jpg)
EJEMPLO EPROM
![Page 24: Logica Sincronica Memoria](https://reader034.vdocuments.co/reader034/viewer/2022051411/544ba6a3af79596c4d8b534b/html5/thumbnails/24.jpg)
![Page 25: Logica Sincronica Memoria](https://reader034.vdocuments.co/reader034/viewer/2022051411/544ba6a3af79596c4d8b534b/html5/thumbnails/25.jpg)
DECODIFICADOR DE DIRECCION
A NOR address decoder in array form. One out of eight lines (row lines) is selected using a 3-bit address.
![Page 26: Logica Sincronica Memoria](https://reader034.vdocuments.co/reader034/viewer/2022051411/544ba6a3af79596c4d8b534b/html5/thumbnails/26.jpg)
DECODOFICADOR
A column decoder realized by a combination of a NOR decoder and a pass-transistor multiplexer.
![Page 27: Logica Sincronica Memoria](https://reader034.vdocuments.co/reader034/viewer/2022051411/544ba6a3af79596c4d8b534b/html5/thumbnails/27.jpg)
A tree column decoder. Note that the colored path shows the transistorsthat are conducting when A0 = 1, A1 = 0, and A2 = 1, the address that results in
connecting B5 to the data line
![Page 28: Logica Sincronica Memoria](https://reader034.vdocuments.co/reader034/viewer/2022051411/544ba6a3af79596c4d8b534b/html5/thumbnails/28.jpg)
MOS ROM
A simple MOS ROM organized as 8 words ´ 4 bits.
![Page 29: Logica Sincronica Memoria](https://reader034.vdocuments.co/reader034/viewer/2022051411/544ba6a3af79596c4d8b534b/html5/thumbnails/29.jpg)
CELDA EPROM
(a) Cross section and (b) circuit symbol of the floating-gate transistor used as an EPROM cell.
The floating-gate transistor during programming.