Dispositivos de las tecnologías CMOS

MOSFET: canal N y canal P (únicos dispositivos en chips digitales)

BJT: PNP de mala calidad (dispositivos parásitos. Se usan como diodos)

Resistencias

Condensadores

Autoinducciones

- Algunos dispositivos pasivos implican pasos adicionales de fabricación.

- Las tecnologías BiCMOS incluyen además BJTs NPN y PNP de buena calidad

z

x

y

x

N+P+ P+

P

NN

P

C B E

EBC

− PNP− El colector siempre es el sustrato

− Muy poca ganancia

Aplicaciones:− Referencias de tensión Band−Gap

(β =5)F

Ic

BJT

Transistor BJT vertical

z

x

y

x

N+P+ P+ P+

P

NN

P

B

B EC GSUB

EC

G

SUB

C

SUBBG

E

Ic

por MOSFET parásito

Isub

− Hay un PNP vertical parásito que también conduce

− Terminales B y G conectados juntos para evitar conducción− PNP

Transistor BJT Lateral

R = ρ x Nº de cuadrosNº de cuadros = L / WW

L

1 c 1 c 1 c 1 c 1 c

1 c 1 c 1 c 1 c 1 c

1 c

1 c

1 c1 c1 c1 c1 c

0.6c

0.6c

(13.2 cuadros)

1 c 1 c 1 c 1 c 1 c

1 c

1 c1 c1 c1 c1 c

(11 cuadros)

(5 cuadros)

(Lámina conductora: 2 dimensiones)RESISTENCIAS

− N. of Bends (número de pliegues)− W− LParámetros:

P+ N+N+

P+N+

A B

S

A B

S

P

P

N

N

A BS

S A B

A B

A B

RNWELL

RDIFFP

RPOLY

P

Oxido grueso

140 Ω /

50 Ω /

1000 Ω /

8 Ω /

Resistencias- Las resistencias construidas en el silicio (RNWELL, RDIFFP) se pueden considerar como transis-tores J-FET con una tensión de pinch-off muy grande.

- Esto se traduce en unas dependencias de la resistencia con el voltaje y la temperatura malas.

ρ(Ω/) Coef. V (ppm/V) Coef. T (ppm/K) ToleranciaRNWELL 1000 10000 8000 40 %RDIFFP 140 200 1500 30 %RPOLY 8 100 900 30 %

RPOLY HR 50 100 590 20 %METAL 1 0.07 - - 70 %

P+N+ N+ P+N+

cap.

V0

Cox

~1/3 CoxAcumulación Inversión

P

varactor

UNION MOS

PN

Condensador de INVERSION

PN

Condensador de ACUMULACION

C

(varactor) (transistor)

LF

HF

CONDENSADORES MOS

Condensadores MOS de acumulación

No se necesitan pasos adicionales en su fabricación. (CMOS éstandar)

Alta densidad de capacidad (fF/µm2). Mayor que otros tipos de condensador

Tiene polaridad. Requiere un nivel de DC.

Varactor. C(V). Coeficiente de voltaje malo.

Coeficiente de temperatura malo.

Aplicaciones: Varactor, Desacoplo de alimentación...

Poly 2Poly 1

Oxido grueso

SiliciuroMetal N

Condensador MIMCondensador de Doble Polisilicio

Condensador interdigitado

Z

X

X

Y

Condensadores de doble poly / MIM

Necesitan pasos de fabricación adicionales

No tienen polaridad

Asimétricos. La capacidad parásita al sustrato es mucho mayor en la placa inferior

Precisos

Condensadores interdigitados

No necesitan pasos de fabricación adicionales

Simétricos

Densidad de capacidad aceptable en tecnologías CMOS finas

Poco precisos. Tolerancia: 40 %

RsLA B

SUBC1 C2

AUTO INDUCCIONES

− Capas de metal grueso

− Sustrato de alta resistividad

− Rango: decenas de nH

(f > 1GHz)

− Qmax ~ 10

(menor resistencia serie)

(poco dopado)

− Modelado: ASITIC

BA A B

TRANSISTOR MOSFET

SVGS

B

ID

VDS

D

G

LINEARTRIODOOHMICA

SATURACION

CORTE

I

V

V

D

GS

DS

IDsat

VGSVT

SATURACION

CORTE

TRANSISTOR MOSFET en SATURACION (VDS > VOV )

ID =KP2

WL (VGS − VT )2 ; Definimos: VOV = (VGS − VT )

ID =KP

2

W

LV 2

OV

KP depende de la tecnología y del tipo del transistor (canal N o P).

KP = µ0COX unidades : A/V 2

µ0 : Mobilidad de los portadores en el canal (m2/(V · s)). La mobilidad de los electrones sueletriplicar a la de los huecos.

COX =ε0εSiO2

tox: Capacidad del óxido de puerta por unidad de área (F/m2)

W y L son el ancho y largo del canal del MOSFET

TRANSISTOR MOSFET en SATURACION

La corriente depende ligeramente de VDS:

ID =KP

2

W

L(VGS − VT )2 (1 + λVDS)

D0ID0I

V

DI

DS

VGSλ1/r =ds

−1/λ

λ depende de la longitud del canal: λ ∝ 1L−L0

Modelo simple de PEQUEÑA SEÑAL del MOSFET

gm =∂ID

∂VGS

1

rds=

∂ID

∂VDS

g vm gsgsv rds

DG

S,B

gm = KPW

LVOV =

√

2IDKPW

L=

2ID

VOV

rds =1

λID

TRANSISTOR MOSFET en región TRIODO / LINEAL / OHMICA (VDS < VOV )

ID = KPW

L

[

(VGS − VT )VDS − 1

2V 2

DS

]

Para VDS → 0, tenemos: ID ≈ KPWL VOV VDS =

VDSrON

rON =1

KPWL VOV

Efecto de la tensión del sustrato (VB 6= VS)

V

V

V

V

S

B

D

G

- El sustrato se comporta como la puerta de un JFET parásito

- Aumenta la tensión umbral efectiva:

VT = VTH0 + γ

(

√

φ − VBS −√

φ

)

(φ ≈ 0,6V )

- Transconductancia adicional (resta ganancia):

gmb =γ

2√

φ − VBSgm

Modelo de pequeña señal incluyendo el efecto del sustrato

g vm gsgsv rds

G D

S

B

mb

bsv

g vbs

MOSFET en alta frecuencia: Capacidades parásitas

SATURACION

B

C CSB

DS

CGD

CGB

GCGS

DB

Si la fuente y el sustrato están unidos: CGStot = CGS + CGB , CDS = CDB

CGS ≈ 2

3W · L · COX CGD = Cover · W

MOSFET en alta frecuencia: Modelo de pequeña señal

gm gsv r dsCgs Cds

Cgd

S

DG

ωT ≈ gm

Cgs=

3

2

µ0VOV

L2(∼ 14 GHz, canal N, VOV = 200 mV, L = 0,35 µm)

MOSFET en alta frecuencia: Capacidades parásitas

TRIODO (Interruptores, Condensadores MOS de inversión)

rON1/2

rON1/2

rON

CSB

S

G

B

DGSC

CDB

S

D

GG

D

S

Modelo normal

W·L·Cox

1/2 W·L·Cox

1/2 W·L·Cox

Modelo no cuasi−estático

CGS = W · L · COX

MOSFET en débil inversión / conducción subumbral

0.001

0.01

0.1

1

10

100

1000

-0.3 -0.2 -0.1 0 0.1 0.2 0.3 0.4

Id (u

A)

Vov (V)

inversiónFuerte

subumbralConducción

WL

Vov2Kp

2

inversiónDébil

α exp(Vov)

ID,wi =W

LIt exp

(

VOV

nKT/q

)

n : slope factor (∼ 1,5)It : corriente para VOV = 0

RUIDO

vn2 = vn1

2 + vn22

v

v

vn

n1

n2

Señales NO correlacionadas: Se suman las POTENCIAS:

- Densidad espectral (unidades: V/√

Hz o A/√

Hz )

- Ruido total en una banda de frecuencias (de f0 a f1):

V 2N,tot =

∫ f1

f0vn(f)2df

- Si vn(f) = cte (ruido blanco) queda:

V 2N,tot = v2

n B (B = f1 − f0 = ancho de banda)

Ruido. Tipos. Fuentes físicas

* Ruido blanco: densidad espectral constante

Ruido térmico. Resistencias. Se debe al movimiento aleatorio de los electrones.

v2n = 4KTR

Ruido “shot”. Barreras de potencial (diodos, BJT...). Se debe al valor discreto de la carga delelectrón. (el electrón pasa o no pasa la barrera).

i2n = 2qI (q : carga del electron)

* Ruido “flicker”: densidad espectral ∝ 1/f . Ruido rosa

Origen poco claro, aunque se cree que se debe a la captura y emisión de portadores desdeimpurezas, estados superficiales, etc.

MOSFET: Fuentes de ruido

2dlog(i )

i 2n

(g v )m nf

2

infv

n

S,B

G

D

log(f)cornerf

flicker

térmico

Ruido térmico en el canal:

i2n = 4KT γ gm (0,66 < γ < 2,5)

Ruido Flicker. Dominante para frecuencias bajas (f < fcorner):

vnf(f)2 =Kf

C2oxW L f

MOSFET. Otras fuentes de ruido (importantes para LNAs)

R

R

G

D

S,B

G

B

ngv

vnb

- Las resistencias generan un voltaje de ruido v2n = 4KT R

- El polisilicio de la puerta puede tener una resistencia apreciable, RG, que da lugar a un ruido:

v2n,poly = 4KT

ρ poly W/L

12 n2

n: número de puertas del transistor (con un contacto a cada lado).

- Sustrato poco dopado =>RB grande. El ruido térmico del sustrato da lugar a una corriente:

i2nb = 4KT RB g2mb

MATCHING

En el mundo analógico no existen dos valores iguales ( 1 − 1 6= 0 :)

MISMATCH ≡ Variación de un parámetro de un dispositivo relativa al de otros dispositivos nom-inalmente idénticos del mismo C. I.

Causas del MISMATCH

• Variaciones sistemáticas

Gradientes: Parámetros tecnológicos dependientes de la posición en la oblea

Efectos de borde

Efectos del entorno del dispositivo. Proximidad a otras estructuras

• Variaciones estadísticas (aletorias)

MATCHING de transistores

ID + ∆ID =KP + ∆KP

2

W + ∆W

L + ∆L[VGS − (VT + ∆VT )]2

Mismatch de corriente: ∆IDID

∆KP : debido a variaciones del espesor del óxido de puerta y del dopado del sustrato (movilidadde portadores)

∆VT : debido a variaciones en el dopado del sustrato y a la carga atrapada en el óxido de puerta

∆W , ∆L : Variaciones de la geometría del transistor debidas a la litografía

Estrategias para el buen MATCHING

Utilizar dispositivos idénticos (misma W , misma L ). Para obtener ratios 6= 1 se conectan dis-positivos en paralelo o serie

• De este modo los efectos de borde son los mismos en todos los dispositivos.

• Dispositivo grande ≡ ∑

dispositivos pequeños

W/L 2W/L

2II

MAL:W/L

I

BIEN:

2I

W/L W/L

Estrategias para el buen MATCHING

Los dispositivos deben estar próximos

• Menor efecto de los gradientes

• Layout entrelazado

G1 G2

S1

D1

D2

S2

M1 M2 M1 M2

Estrategias para el buen MATCHING

Layout de CENTROIDE COMÚN

• Cancelación de efectos de gradientes (derivadas impares)

M1 M2

M1M2

Estrategias para el buen MATCHING

Las corrientes deben fluir en la misma dirección

• Gradientes de dopado =>Campo eléctrico en el sustrato =>movilidad dependiente de la di-rección

I1 I2 I1 I2

MAL BIEN

M1 M2 M1 M2

Estrategias para el buen MATCHING

Dispositivos DUMMY

• No se conectan

• Hacen que el entorno sea similar en todos los dispositivos activos (Un entorno distinto puedegenerar errores en la litografía)

DUMMY DUMMY

DMDM M1 M2 M3 M4

Estrategias para el buen MATCHING

Mismatch estadístico

• N dispositivos en paralelo =>σN = σ/√

N

• Mismatch inversamente proporcional al área activa del dispositivo

Valores típicos para el matching (estimación muy grosera)

Transistores 1 %Resistencias 1 %

Condensadores MIM, doble poly 0.1 %