PLCS

TEMARIO INTRODUCCION PLC

CAPITULO I CONCEPTOS BSICOS DE ELECTRNICA DIGITAL Comprensin del concepto digital Concepto de bit Circuito digital Niveles de voltaje y estados lgicos Circuitos integrados Tecnologas de fabricacin

CAPITULO II SISTEMA DE NUMERACIN Y CDIGOS Cdigo Sistema decimal Sistema binario Sistema octal Sistema hexadecimal Sistema BCD Conversin entre los diferentes sistemas numricos Ejercicios propuestos

CAPITULO III ARITMTICA BINARIA BSICA Suma o adicin Sustraccin o resta Multiplicacin Divisin Complemento a uno Complemento a dos Resta con complemento a dos Ejercicios propuestos

CAPITULO IV FAMILIAS LGICAS Familias lgicas Familia lgica TTL Familia lgica CMOS Precauciones a tomar en el manejo de dispositivos CMOS

CAPITULO V COMPUERTAS LGICAS Compuertas lgicas Compuerta AND Compuerta OR Compuerta NOT Compuerta YES Compuerta NAND Compuerta NOR Compuerta XOR Compuerta XNOR Implementacin de funciones con compuertas bsicas Implementacin de funciones con lgica NAND y NOR Simplificacin de funciones lgebra de Boole Conceptos bsicos Operaciones bsicas y derivadas Postulados del lgebra de Boole Teoremas del lgebra de Boole Mapas de Karnaugh Mtodo tabular Ejercicios propuestos

CAPITULO VI CIRCUITOS LGICOS SECUENCIALES Introduccin Biestables Latches Flip-flops Disparo de los flip-flops Tipos de flip-flops

CAPITULO VII CONVERTIDORES ANALGICOS A DIGITAL Introduccin Teora del muestreo Convertidor tipo flash Convertidor tipo rampa Convertidor de doble rampa Convertidor de aproximaciones sucesivas Error de cuantizacin Diagrama lgico de un convertidor A/D

CAPITULO VIII CONVERTIDORES DIGITALES A ANALGICO Introduccin Convertidor D/A empleando escala binaria de resistencias Convertidor D/A usando resistencias conectadas en escalera Parmetros de los convertidores D/A

CAPITULO IX SISTEMA DIGITAL Introduccin Sistema digital Unidad central de proceso Memoria central Dispositivos de entrada/salida

CAPITULO IX INTRODUCCION A LA AUTOMATIZACION DE PROCESOS Introduccin Autmatas o PLCs Redes en automatizacin Automatizacin con Microcontroladores Control por computadora Instrumentacin con PC Robtica Industrial CAPITULO X INTRODUCCION AL CONTROL Y A LOS AUTOMATISMOS Introduccin Clases de automatismos Automatismos Analgicos Automatismos Digitales Automatismos Hbridos Automatismos Cableados Automatismos Programables

CAPITULO XI INTRODUCCIN A LOS PLCs Definicin. Introduccin Arquitectura interna de un PLC Mdulos de entradas discretos Mdulos de salida discretos Mdulos de entrada analgicos Mdulos de salidas analgicos Caractersticas generales de un sistema basado en PLC

CAPITULO XII DIAGRAMAS DE ESCALERA PARA PLC Programacin y lenguajes Conceptos de diagramas de escalera aplicados a PLCs. Diagrama de escalera Contactos Salidas Configuraciones bsicas Enclavamiento o retencin: Temporizadores Ejercicios

NDICE INTRODUCCION PLC

CAPITULO I CONCEPTOS BSICOS DE ELECTRNICA DIGITAL Comprensin del concepto digital Concepto de bit Circuito digital Niveles de voltaje y estados lgicos Circuitos integrados Tecnologas de fabricacin 2 3 4 4 5 7

CAPITULO II SISTEMA DE NUMERACIN Y CDIGOS Cdigo Sistema decimal Sistema binario Sistema octal Sistema hexadecimal Sistema BCD Conversin entre los diferentes sistemas numricos Ejercicios propuestos 9 9 9 10 10 11 12 17

CAPITULO III ARITMTICA BINARIA BSICA Suma o adicin Sustraccin o resta Multiplicacin Divisin Complemento a uno Complemento a dos Resta con complemento a dos Ejercicios propuestos 20 20 21 22 22 23 23 24

CAPITULO IV FAMILIAS LGICAS Familias lgicas Familia lgica TTL Familia lgica CMOS Precauciones a tomar en el manejo de dispositivos CMOS 27 27 28 28

CAPITULO V COMPUERTAS LGICAS Compuertas lgicas Compuerta AND Compuerta OR Compuerta NOT Compuerta YES Compuerta NAND Compuerta NOR Compuerta XOR Compuerta XNOR Implementacin de funciones con compuertas bsicas Implementacin de funciones con lgica NAND y NOR Simplificacin de funciones lgebra de Boole Conceptos bsicos Operaciones bsicas y derivadas Postulados del lgebra de Boole Teoremas del lgebra de Boole Mapas de Karnaugh Mtodo tabular Ejercicios propuestos 30 31 31 32 32 33 33 34 34 35 37 40 40 40 41 41 41 43 45 47

CAPITULO VI CIRCUITOS LGICOS SECUENCIALES Introduccin Biestables Latches Flip-flops Disparo de los flip-flops Tipos de flip-flops 49 49 49 50 51 51

CAPITULO VII CONVERTIDORES ANALGICOS A DIGITAL Introduccin Teora del muestreo Convertidor tipo flash Convertidor tipo rampa Convertidor de doble rampa Convertidor de aproximaciones sucesivas Error de cuantizacin Diagrama lgico de un convertidor A/D 58 59 60 61 62 63 64 65

CAPITULO VIII CONVERTIDORES DIGITALES A ANALGICO Introduccin Convertidor D/A empleando escala binaria de resistencias Convertidor D/A usando resistencias conectadas en escalera Parmetros de los convertidores D/A 67 67 68 70

CAPITULO IX SISTEMA DIGITAL Introduccin Sistema digital Unidad central de proceso Memoria central Dispositivos de entrada/salida 72 72 73 73 74

CAPITULO IX INTRODUCCION A LA AUTOMATIZACION DE PROCESOS Introduccin Autmatas o PLCs Redes en automatizacin Automatizacin con Microcontroladores Control por computadora Instrumentacin con PC Robtica Industrial 76 77 78 79 79 80 80

CAPITULO X INTRODUCCION AL CONTROL Y A LOS AUTOMATISMOS Introduccin Clases de automatismos Automatismos Analgicos Automatismos Digitales Automatismos Hbridos Automatismos Cableados Automatismos Programables 82 83 84 84 84 85 85

CAPITULO XI INTRODUCCIN A LOS PLCs Definicin. Introduccin Arquitectura interna de un PLC Mdulos de entradas discretos Mdulos de salida discretos Mdulos de entrada analgicos Mdulos de salidas analgicos Caractersticas generales de un sistema basado en PLC 88 88 90 98 99 99 99 100

CAPITULO XII DIAGRAMAS DE ESCALERA PARA PLC Programacin y lenguajes Conceptos de diagramas de escalera aplicados a PLCs. Diagrama de escalera Contactos Salidas Configuraciones bsicas Enclavamiento o retencin: Temporizadores Ejercicios 102 103 103 104 105 106 108 115 116

CONCEPTOS BSICOS DE ELECTRNICA DIGITAL

CAPITULO I

CONCEPTOS BSICOS DE ELECTRNICA DIGITALCOMPRENSION DEL CONCEPTO DIGITAL La electrnica digital ha sido una revolucin tecnolgica muy importante y decisiva de las ltimas dcadas. Su evolucin vertiginosa ha cambiado el ritmo de nuestro tiempo y representa el liderazgo tecnolgico de la vida moderna. Los avances alcanzados en el campo de la electrnica digital han permitido el desarrollo y la fabricacin masiva, a bajo costo, de calculadoras de bolsillo, relojes digitales, computadoras personales, robots, y toda una generacin de aparatos y sistemas inteligentes de uso domstico, comercial, industrial, automotriz, cientfico, mdico, etc.

Fig. 1.1 Sistemas digitales.

En gran parte, todo este desarrollo ha sido posible gracias al milagro de la microelectrnica. Esta tecnologa ha permitido fabricar sobre pequeas pastillas de silicio llamadas chips o circuitos integrados, sistemas completos que contienen miles de componentes electrnicos. En sus inicios, la electrnica digital era una ciencia exclusiva para ingenieros y unos pocos especialistas que la hacan misteriosa e impenetrable. Por fortuna, las cosas cambiaron y la invencin de los circuitos integrados digitales la hizo accesible a todo el mundo. La electrnica digital tuvo un desarrollo incipiente durante la era de los tubos de vaco. Despus, con la invencin del transistor, se facilito su progreso y avance.

2

Pero, definitivamente, el gran salto se logr cuando aparecieron los circuitos integrados y revolucionaron el panorama tecnolgico existente, relegando a los transistores a labores secundarias. La introduccin de los circuitos integrados hizo posible la miniaturizacin de los sistemas digitales, diversific sus aplicaciones y masific la produccin de aparatos con tecnologa digital. Actualmente, la electrnica digital est en pleno desarrollo y los logros en este campo son cada vez ms sorprendentes. As mismo, la tendencia de los fabricantes es obtener circuitos integrados ms complejos, ms pequeos, con menos consumo de energa y un menor costo para el usuario.

CONCEPTO DE BIT. La electrnica digital puede definirse como la parte de la electrnica que estudia los dispositivos, circuitos y sistemas digitales, binarios o lgicos. A diferencia de la electrnica lineal o analgica que trabaja con seales analgicas que pueden adoptar una amplia gama de valores de voltaje, los voltajes en electrnica digital estn restringidos a adoptar uno de dos valores llamados niveles lgicos alto y bajo o estados 1 y 0. Generalmente, un nivel lgico alto 1, corresponde a la presencia de voltaje y un nivel lgico bajo 0 corresponde a la ausencia del mismo. En la realidad, los circuitos digitales no son ms que una combinacin de muchos interruptores, extremadamente rpidos, que se cierran o abren en un momento dado, formando determinados patrones de unos (1s) y ceros (0s) que se emplean para muchos propsitos dentro de los aparatos electrnicos. En los circuitos digitales prcticos, los estados lgicos 1 y 0 corresponden a dos niveles de voltaje claramente definidos. La salida de un circuito digital asume nicamente uno de estos dos valores en respuesta a una o ms entradas que pueden estar indistintamente en alto o en bajo. En terminologa digital, los niveles o estados lgicos 1 y 0 se denominan bits. La palabra bit es una contraccin de binary digit (dgito binario). Todos los sistemas digitales electrnicos manejan informacin en forma de bits. Un bit 1 0 puede representar la condicin prendida o apagada de una lmpara, el estado cerrado o abierto de un interruptor, la presencia o ausencia de un agujero en una tarjeta perforada, etc. BIT NIBBLE BYTE WORD (PALABRA) Tabla 1.1 01 4 BITS 8 BITS 16 BITS

El prefijo Kilo en electrnica digital es igual a 1,024, y el prefijo Mega es igual a 1,048,576 por lo tanto 1 Kilobyte es igual a 8192 bits y el prefijo Giga es igual 1,073,741,824, por lo tanto 1 Megabyte es igual 8 388 608 bits, y 1 Gigabyte es igual a 8,589,934,592 bits.

CIRCUITO DIGITAL Los circuitos digitales o lgicos trabajan con seales que pueden adoptar nicamente uno de dos valores posibles. En un instante dado, las entradas y salidas de un circuito digital estn en alto o en bajo pero no en un valor intermedio.3

Debido a su caracterstica de adoptar solamente uno de dos valores posibles, los circuitos digitales se utilizan con xito en aplicaciones donde se requiere precisin y confiabilidad. El bit es la unidad bsica de informacin de cualquier sistema digital, desde la ms simple compuerta hasta el ms sofisticado microcomputador. Un circuito digital puede tener una o ms entradas y una o ms salidas. El nivel o estado lgico de cada salida depende del estado de cada una de las entradas y de la funcin especfica para la que ha sido diseado el circuito. Los circuitos digitales se pueden implementar en la prctica mediante componentes discretos o en forma integrada. Los circuitos de componentes discretos son los constituidos de transistores, resistencias, diodos, condensadores y otros dispositivos individuales interconectados sobre una tarjeta. En un circuito integrado, todos los componentes se fabrican conjuntamente sobre una pastilla de silicio o chip.

NIVELES DE VOLTAJE Y ESTADOS LGICOS En todos los circuitos digitales prcticos los estados lgicos 1 y 0 se implementan con niveles de voltaje. Estos niveles tienen rangos muy definidos, separados por una zona de valores invlidos.

+V V3 Nivel Alto V2 Zona de Transicin V1 Nivel Bajo V0Fig. 1.2 Niveles de voltaje. En la figura anterior, el nivel bajo vlido es el rango de voltajes entre V0 y V1, mientras que el nivel alto vlido es el rango de voltajes entre V2 y V3. Los voltajes superiores a V3 o inferiores a V0 son generalmente dainos para los dispositivos digitales y deben evitarse. Generalmente, V0 corresponde a un nivel de 0 V. y V3 al valor del voltaje de alimentacin. La zona de niveles invlidos entre V1 y V2 es crtica. En esta rea, los circuitos digitales trabajan en forma errtica porque no saben que hacer. Un voltaje en ese rango o puede ser interpretado como un 1 lgico o como un 0 lgico o no producir efecto alguno. Los niveles de voltaje en los circuitos integrados digitales vara de acuerdo con la familia lgica (TTL o CMOS) a la que pertenece el dispositivo.

t

4

CIRCUITOS INTEGRADOS La principal razn por la que los sistemas digitales hayan adquirido tanta popularidad y sean cada vez ms sofisticados, compactos y econmicos ha sido el alto grado de perfeccionamiento logrado en el desarrollo en masa de circuitos integrados. Prcticamente, todos los equipos digitales modernos se fabrican usando circuitos integrados. Un circuito integrado o C.I. es aquel en el cual todos los componentes, incluyendo transistores, diodos, resistencias, condensadores y alambres de conexin, se fabrican e interconectan completamente sobre un chip o pastilla semiconductora de silicio. Una vez procesado, el chip se encierra en una cpsula plstica o de cermica que contiene los pines de conexin a los circuitos externos. Las cpsulas plsticas son ms livianas pero las cermicas son ms resistentes y pueden trabajar a ms altas temperaturas. Una pastilla tpica tiene aproximadamente de 2.5 a 6.5 mm. de lado y 0.5 mm. de espesor. Los chips digitales ms pequeos contienen varios componentes sencillos como compuertas, inversores y flip-flops. Los ms grandes contienen circuitos y sistemas completos como contadores, memorias, microprocesadores, etc. La mayora de los circuitos integrados digitales vienen en presentacin tipo DIP (Dual In-line Package) o de doble hilera. El pin nmero 1 se identifica mediante una ranura o un punto grabado en la parte superior de la cpsula. La enumeracin de los pines se realiza en sentido contrario al de las manecillas del reloj.14 13 12 11 10 9 8

M8228 DM74LS08N1 2 3 4 5 6 7

Fig. 1.3 Circuito integrado. Las configuraciones ms comunes de los circuitos integrados digitales tipo DIP son las de 8, 14, 16, 24, 40 y 64 pines. Las dos ltimas contienen generalmente microprocesadores y otras funciones digitales relativamente complejas.

5

14

13

12

11

10

9

8

M8228 DM74LS08N

8 pines 14 pines6 7

1

2

3

4

5

16 pines

40 pines

24 pines

Fig. 1.4 Configuracin de los circuitos integrados. La cpsula trae impresa la informacin respecto al fabricante, la referencia del dispositivo y la fecha de fabricacin. Cada fabricante de circuitos integrados se identifica mediante un logotipo distintivo. La referencia designa especficamente al dispositivo. Serie 74 Numero de unidad por tipo funcional

M8228 DM74LS08NJ Empaque de cermica W Empaque simple N Empaque de plstico Caracterstica H (Alta potencia) LS (Baja potencia) Sin letras (estndar) S (Schottky de alta velocidad) L (Baja potencia) HC (CMOS de alta velocidad)

Fabricante SN Texas Instrument MC Motorola DM National IM Intersil N Signetics MM Monolithic Memories P Intel H Harries F Fairchild

Fig. 1.5 Descripcin de un circuito integrado.

El cdigo de la fecha informa cuando fue manufacturado el chip. Las dos primeras cifras indican el ao y las dos ltimas se refieren al mes o semana de fabricacin. En la presentacin tipo DIP, los pines de acceso se encuentran espaciados entre s 2.5 mm. Para efectos de montaje experimental los circuitos integrados pueden insertarse en un protoboard o tablero sin soldaduras.

6

Fig. 1.6 Encapsulado tipo DIP. Para los montajes definitivos en circuito impreso pueden estar soldados directamente al cobre o montados sobre una base. La utilizacin de bases simplifica la instalacin durante el ensamble y el reemplazo en caso de dao. Adems del tipo DIP, existen otras presentaciones comunes de los circuitos integrados digitales como la cpsula metlica (TO-5), la plana y el chip carrier". La TO-5, aunque es muy resistente, est siendo reemplazada en muchos casos por empaques plsticos, que son ms livianos. Actualmente se dispone de una gran variedad de circuitos integrados digitales que utilizan cpsulas SMT (Surface Mount Technology) o de montaje superficial. Los chips SMT son casi 4 veces ms pequeos que los DIP equivalentes y no requieren de perforaciones para su instalacin.

Fig. 1.7 Encapsulado tipo SMT. La miniaturizacin introducida por la tecnologa de montaje superficial o SMT es la que ha permitido por ejemplo, obtener calculadoras del tamao de una tarjeta de crdito. Este tipo de encapsulado es cada vez ms popular y en el futuro ser uno de los ms empleados por su sencillez de manufactura y otras ventajas especialmente econmicas. TECNOLOGAS DE FABRICACIN Los circuitos integrados digitales se pueden clasificar en dos grandes grupos de acuerdo al tipo de transistores utilizados para implementar sus funciones internas de conmutacin en bipolares y MOS. Los circuitos integrados digitales bipolares se fabrican con transistores bipolares tipo NPN y PNP y los de tipo MOS utilizan MOSFETs (transistores de efecto de campo de compuerta aislada) tipo N y P.

7

SISTEMA DE NUMERACIN Y CDIGOS

CAPITULO II

SISTEMAS DE NUMERACIN Y CDIGOSCDIGO Un cdigo es un grupo de smbolos que representan algn tipo de informacin reconocible. En los sistemas digitales, los cdigos se emplean para manipular datos y representar nmeros, letras, signos y otros caracteres en forma binaria, es decir como una combinacin equivalente de niveles altos (1s) y bajos (0s). SISTEMA DECIMAL El sistema decimal tiene la base 10, debido a que usa diez dgitos (0, 1, 2, 3, 4, 5, 6, 7, 8, y 9) y que los coeficientes son multiplicados por potencias de diez. 1) El nmero decimal 645810 se puede representar de la siguiente manera: 645810 = (6x10 ) + (4x10 ) + (5x10 ) +(8x10 ) 645810 = (6x1000) + (4x100) + (5x10) + (8x1) 645810 = 6000 + 400 + 50 + 8 645810 = 645810 2) El nmero decimal 9452310 se representa de la siguiente manera: 9452310 = (9x10 ) + (4x10 ) + (5x10 ) + (2x10 ) + (3x10 ) 9452310 = (9x10000) + (4x1000) + (5x100) + (2x10) + (3x1) 9452310 = 90000 + 4000 + 500 + 20 + 3 9452310 = 9452310 3) El nmero decimal 0.35610 se representa de la siguiente manera: 0.35610 = (3x10 ) + (5x10 ) + (6x10 ) 0.35610 = (3x0.1) + (5x0.01) + (6x0.001) 0.35610 = 0.3 + 0.05 + 0.006 0.35610 = 0.35610 4) El nmero decimal 345.7110 queda de la siguiente manera: 345.7910 = (3x10 ) + (4x10 ) + (5x10 ) + (7x10 ) + (9x10 ) 345.7910 = (3x100) + (4x10) + (5x1) + (7x0.1) + (9x0.01) 345.7910 = 300 + 40 + 5 + 0.7 + 0.09 345.7910 = 345.7910 SISTEMA BINARIO. El sistema binario es un sistema que solamente emplea dos dgitos que son el 1 y el 0. 1) El equivalente decimal del nmero binario 110102 es: 110102 = (1x2 ) + (1x2 ) + (0x2 ) + (1x2 ) + (0x2 ) 110102 = (1x16) + (1x8) + (0x4) + (1x2) + (0x1) 110102 = 16 + 8 + 0 + 2 + 0 110102 = 26104 3 2 1 0 2 1 0 -1 -2 -1 -2 -3 4 3 2 1 0 3 2 1 0

9

2) El equivalente del siguiente nmero binario es: 10002 = (1x2 ) 10002 = (1x8) 10002 = 810 Observar que al convertir el nmero a decimal, los nmeros ceros ya no los representamos puesto que cualquier cantidad multiplicada por cero es igual a cero, pero si hay que tomarlos en cuenta en lo que a posiciones se refiere. 3) El equivalente decimal del nmero binario 0.112 es: 0.112 = (1x2 ) + (1x2 ) 0.112 = (1x0.5) + (1x0.25) 0.112 = 0.5 + 0.25 0.112 = 0.7510 4) El equivalente decimal del nmero binario 1111.0112 es: 1111.0112 = (1X2 ) + (1X2 ) + (1X2 ) + (1X2 ) + (1X2 ) + (1X2 ) 1111.0112 = (1x8) + (1x4) + (1x2) + (1x1) + (1x0.25) + (1x0.125) 1111.0112 = 8 + 4 + 2 + 1 + 0.25 + 0.125 1111.0112 = 15.37510 SISTEMA OCTAL. El sistema octal tiene la base o raz 8. Solamente se emplean los dgitos 0,1,2,3,4,5,6,7. 1) El equivalente decimal del nmero octal 5678 es: 5678 = (5x8 ) + (6x8 ) + (7x8 ) 5678 = (5x64) + (6x8) + (7x1) 5678 = 320 + 48 + 7 5678 = 37510 2) El equivalente decimal del nmero octal 73158 es: 73158 = (7x8 ) + (3x8 ) + (1x8 ) + (5x8 ) 73158 = (7x512) + (3x64) + (1x8) + (5x1) 73158 = 3584 + 192 + 8 + 5 5678 = 378910 SISTEMA HEXADECIMAL. Este sistema tiene base 16, y emplea el 0,1,2,3,4,5,6,7,8,9,A,B,C,D,E,F. Las letras representan los siguientes nmeros: A=10, B=11, C=12, D=13, E=14, F=15. 1) El equivalente decimal del nmero hexadecimal FE7H es: FE7H = (Fx16 ) + (Ex16 ) + (7X16 ) 2 1 0 FE7H = (15x16 ) + (14x16 ) + (7X16 ) FE7H = (15x256) + (14x16) + (7x1) FE7H = 3840 + 224 + 7 FE7H = 4071102 1 0 3 2 1 0 2 1 0 3 2 1 0 -2 -3 -1 -2 3

10

2) El equivalente decimal del nmero hexadecimal A3B7H es: A3B7H = (Ax16 ) + (3x16 ) + (Bx16 ) + (7x16 ) 3 2 1 0 A3B7H = (10x16 ) + (3x16 ) + (11x16 ) + (7x16 ) A3B7H = (10x4096) + (3x256) + (11x16) + (7x1) A3B7H = 40960 + 768 + 176 + 7 A3B7H = 4191110 3) El equivalente decimal del nmero hexadecimal DEAH es: DEAH = (Dx16 ) + (Ex16 ) + (Ax16 ) 2 1 0 DEAH = (13x16 ) + (14x16 ) + (10x16 ) DEAH = (13x256) + (14x16) + (10x1) DEAH = 3328 + 224 + 10 DEAH = 356210 SISTEMA BCD. En los instrumentos electrnicos digitales, en las calculadores modernas, en los juegos electrnicos y en muchos equipos digitales similares, se emplea para la entrada y salida de informacin la notacin decimal. Los circuitos digitales como contadores, decodificadores y dems implementan este tipo de entrada y salida con la ayuda de un cdigo binario especial llamado BCD. En el cdigo BCD (Binary Coded Decimal: decimal codificado en binario), cada dgito decimal se convierte en su correspondiente nmero binario de cuatro bits. Estos bits toman su valor o peso segn la columna o posicin que ocupan. El bit LSB toma el valor de 1, los dos siguientes hacia la izquierda, toman los valores de 2 y 4 respectivamente y el bit MSB el valor de 8. Por la razn anterior, al cdigo BCD se le llama cdigo 8-4-2-1. DECIMAL 0 1 2 3 4 5 6 7 8 9 BCD 4 2 0 0 0 0 0 1 0 1 1 0 1 0 1 1 1 1 0 0 0 02 1 0 3 2 1 0

8 0 0 0 0 0 0 0 0 1 1

1 0 1 0 1 0 1 0 1 0 1

Tabla 2.1 Equivalencia entre el sistema decimal y BCD. 1) El equivalente en BCD del nmero decimal 4657 es: 465710 = 0100 0110 0101 0111BCD 2) El equivalente en BCD del nmero decimal 5148 es: 514810 = 0101 0001 0100 1000BCD

11

CONVERSIN ENTRE LOS DIFERENTES SISTEMAS NUMERICOS. Entre los diferentes sistemas numricos se pueden realizar conversiones, es decir, podemos representar un nmero de cierto sistema en otro sistema. Algunas conversiones se pueden realizar de manera directa y otras no. DECIMAL A BINARIO El procedimiento para convertir un nmero decimal entero a binario es: 1. Dividir el nmero decimal entre dos, y el residuo ser el nmero binario menos significativo. 2. El cociente obtenido se divide nuevamente entre dos, y el residuo ser el siguiente nmero binario. 3. Se repite el paso dos, hasta que el cociente tenga valor de cero. 4. Los nmeros binarios se acomodan a partir del menos significativo hacia la izquierda. 1) Representar el nmero 2410 en sistema binario. procedimiento: RESIDUO 0 0 0 1 1

24 12 6 3 1 0 2410 = 110002

2 2 2 2 2

Se puede ver que del residuo tomando los nmeros de abajo hacia arriba obtenemos el nmero binario. El procedimiento para convertir un nmero decimal fraccionario es el siguiente: 1. Se multiplica la parte fraccionaria por dos. 2. El producto obtenido, la parte entera obtenida (1 0) es la que forma el nmero binario, y la parte fraccionaria se vuelve a multiplicar por dos. 3. Se repite el paso dos hasta que la parte fraccionaria sea cero o cuando uno crea conveniente. 4. El nmero binario se va tomando tal y como se obtiene la parte entera y se acomodan de izquierda a derecha. 1) Representar el nmero 0.87510 en binario. procedimiento: .875 .750 .500 X X X 2 2 2 1.750 1.500 1.000

El nmero binario se obtiene tomando directamente la parte entera del producto. 0.87510 = 0.1112

12

2) Obtener el equivalente en binario del nmero 0.32510 procedimiento: .325 .65 .3 .6 .2 .4 .8 0.32510 = 0.01010012 DECIMAL A OCTAL El procedimiento para convertir un nmero decimal a octal, es el mismo que para el sistema binario, con la excepcin que se divide el nmero decimal entre ocho. 1) Convertir el nmero 573410 al sistema octal. procedimiento: 5734 716 89 11 1 0 El resultado de la conversin es: 8 8 8 8 8 RESIDUO 6 4 1 3 1 X X X X X X X 2 2 2 2 2 2 2 0.65 1.3 0.6 1.2 0.4 0.8 1.6

573410 = 131468

DECIMAL A HEXADECIMAL El procedimiento para convertir un nmero decimal a hexadecimal, es el mismo que para el binario y octal, solo que ahora se divide entre 16, es muy importante recordar que: A=10, B=11, C=12, D=13, E=14, F=15. 1) Convertir el nmero 5761510 a sistema hexadecimal. procedimiento: 57615 3600 225 14 0 Recordar que 15=F y 14=E. El nmero en hexadecimal es: E10FH 5761510 = E10FH 16 16 16 16 RESIDUO 15 0 1 14

13

BINARIO A OCTAL Para convertir de binario a octal, solo basta agrupar al nmero binario en grupos de tres dgitos empezando del bit menos significativo hacia el bit ms significativo. En la siguiente tabla, se muestra la equivalencia entre el binario y el octal.

BINARIO 000 001 010 011 100 101 110 111

OCTAL 0 1 2 3 4 5 6 7

Tabla 2.2 Equivalencia entre el sistema binario y octal. 1) Convertir el siguiente nmero binario a octal. 1100101012 procedimiento: 110 010 101 6 2 5

1100101012 = 6258 2) Convertir el siguiente nmero binario a octal. 11010101112 procedimiento: 1 101 010 111 Se observa que al agrupar los nmeros, queda el primer nmero solo, solo basta agregarle dos ceros (001 = 1) o simplemente ya con la prctica sabemos que su equivalente octal es 1. 001 101 010 111 1 5 2 7

11010101112 = 15278 BINARIO A HEXADECIMAL Para convertir de binario a hexadecimal solo basta agrupar a los dgitos del nmero binario de cuatro en cuatro del menos significativo al ms significativo.

14

La siguiente tabla muestra la equivalencia entre el sistema binario y el hexadecimal. BINARIO 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 1010 1011 1100 1101 1110 1111 HEXADECIMAL 0 1 2 3 4 5 6 7 8 8 A B C D E F

Tabla 2.3 Equivalencia entre el sistema binario y el hexadecimal. 1) Convertir el siguiente nmero binario a hexadecimal. 111010001010102 procedimiento: 11 1010 0010 1010 se agregan dos ceros para completar los cuatro dgitos. 0011 1010 0010 1010 3 A 2 A 11 1010 0010 10102 = 3A2AH OCTAL A BINARIO Para realizar la conversin solo hay que representar cada nmero octal en su equivalente binario de acuerdo a la tabla de equivalencia entre el sistema binario y octal. (ver tabla 2.2 ). 1) Convertir el siguiente nmero octal a binario. 5028 procedimiento: 101 000 010 1010000102 5028 = 1010000102

15

OCTAL A HEXADECIMAL Los pasos para realizar la conversin son: 1. Convertir el nmero octal a binario. 2. Convertir el nmero binario a hexadecimal.

1) Convertir el siguiente nmero octal a hexadecimal. 16548 procedimiento: 001 110 101 100 = 11101011002 0011 1010 1100 3 A C 16548 = 3ACH HEXADECIMAL A BINARIO Para convertir un nmero hexadecimal a binario solo basta representar de manera directa cada dgito hexadecimal en binario (ver tabla 2.3). 1) Representar el siguiente nmero hexadecimal a binario. 9A4CH procedimiento: 9 A 4 C 1001 1010 0100 1100 9A4CH = 10011010010011002 HEXADECIMAL A OCTAL Para realizar la conversin hay que seguir los siguientes pasos: 1. Convertir el nmero hexadecimal a binario de manera directa. 2. Convertir el nmero binario a octal. 1) Representar el nmero hexadecimal en octal. F0CAH procedimiento: F 0 C A 1111 0000 1100 1010 001 111 000 011 001 010 1 7 0 3 1 2 F0CAH = 1703128

16

EJERCICIOS PROPUESTOS Convertir los siguientes nmeros a sistema decimal. 1. 2. 3. 4. 5. 6. 7. 8. 9. 10. 1100101012 56908 10BAH 101010111111012 65448 0001 0111 1000 0101BCD 1100000101112 FO10H 77158 1001 1000 0000BCD

Convertir los siguientes nmeros a sistema binario. 1. 2. 3. 4. 5. 6. 7. 8. 9. 10. 568310 67BDH 54328 1001 0011 0100 0101BCD BACOH 1001110 12368 0011 0010 1001 0001BCD 200010 99ABCH

Convertir los siguientes nmeros a sistema octal. 1. 2. 3. 4. 5. 6. 7. 8. 9. 10. 345710 8743H 110101110112 0001 0111 0010BCD FFFFH 989710 110101011001110112 0010 0000 000 0000BCD 200010 101011111001112

Convertir los siguientes nmeros a sistema hexadecimal. 1. 2. 3. 4. 5. 6. 7. 8. 9. 10. 101010101010111112 2637410 23468 0011 0111 0110BCD 110101010111112 3478110 365128 1111111000112 9876510 0010 1000 0110 0101BCD

17

Convertir los siguientes nmeros al cdigo BCD. 1. 123410 2. 1010111010101012 3. 23FBH 4. 66528 5. 100101010101112 6. 789110 7. 4675H 8. 72138 9. 10000000100012 10. 543610

18

ARITMTICA BINARIA BSICA

CAPITULO III

ARITMTICA BINARIA BSICAEl sistema de procesamiento aritmtico de datos ms eficaz, logrado hasta ahora es el digital. A partir de las cuatro operaciones aritmticas bsicas (adicin, resta, multiplicacin y divisin), realizadas con circuitos digitales, es posible efectuar todo tipo de clculos numricos y analticos.

SUMA O ADICIN. Para realizar la suma o adicin hay que seguir las siguientes reglas: 0+0=0 0+1=1 1+0=1 1+1=0 y llevamos 0. y llevamos 0. y llevamos 0. y llevamos 1.

Resumiendo: X 0 0 1 1 donde: X y Y son los sumandos. S es la suma. C es el acarreo de la suma. Ejemplos de suma: Y 0 1 0 1 S 0 1 1 0 C 0 0 0 1

SUSTRACCIN O RESTA. Para realizar la sustraccin se deben seguir las siguientes reglas: 0 0 = 0 y llevamos 0. 0 1 = 1 y llevamos 1. 1 0 = 1 y llevamos 0. 1 1 = 0 y llevamos 0. Resumiendo: X 0 0 1 1 Y 0 1 0 1 S 0 1 1 0 C 0 1 0 020

donde: X es el minuendo. Y es el sustraendo. S es la diferencia. C es el acarreo de la resta. Ejemplos de restas:

MULTIPLICACIN. Para poder multiplicar dos nmeros binarios hay que seguir las siguientes reglas: 0x0=0 0x1=0 1x0=0 1x1=1 Resumiendo: X 0 0 1 1 donde: X y Y son los factores. S es el producto. Ejemplo de multiplicacin. Y 0 1 0 1 S 0 0 0 1 cero por cero es igual a cero. cero por uno es igual a cero. uno por cero es igual a cero. uno por uno es igual a uno.

o bien:

DIVISIN. Para realizar la divisin se deben seguir las siguientes reglas: x y c 00=0 01=0 10=0 11=1 Resumiendo: X 0 0 1 1 Y 0 1 0 1 S 0 0 0 121

donde: x es el dividendo. y es el divisor. c es el cociente. Ejemplo de divisin.

COMPLEMENTO A UNO Para obtener el complemento a uno de un nmero binario solamente hay que obtener su complemento de dicho nmero, o en otras palabras hay que negar el nmero. Ejemplos: 1) 101011012 Su complemento a uno es:

C1 = 01010010

2) 101011112 Su complemento a uno es: C1 = 01010000 3) 110100112 Su complemento a uno es: C1 = 00101100 4) 111100002 Su complemento a uno es: C1 = 00001111

COMPLEMENTO A DOS Para obtener el complemento a dos de un nmero binario, solo hay que sumarle 1 al complemento a uno obtenido de dicho nmero. Ejemplos: 1) 100112 Primero se obtiene su complemento a uno. C1 = 01100 A este nmero se le suma 1. 01100 + 1 01101 El complemento a dos es: C2 = 01101

22

2) 110012 Se obtiene su complemento a uno. C1 = 00110 A este nmero se le suma 1. 00110 + 1 00111 El complemento a dos es: C2 = 00111 RESTA CON COMPLEMENTO A DOS La resta binaria con complemento a dos se realiza de la siguiente manera: 1. Se obtiene el complemento a dos del sustraendo. 2. El complemento a dos obtenido del sustraendo se le suma al minuendo. 3. Para obtener el resultado correcto, hay que eliminar el bit ms significativo que es el sobreflujo de la operacin. 4. Lo que queda es el resultado. Ejemplo: Realizar la siguiente resta empleando el mtodo de complemento a dos.

Se obtiene el complemento a dos del sustraendo. C2 = 0110 Ahora el complemento a dos del sustraendo se suma con el minuendo.

sobreflujo Se elimina el bit de sobreflujo y nos da el resultado de la operacin que es: 1012

23

EJERCICIOS PROPUESTOS 1.- Realizar las siguientes sumas binarias:

2.- Realizar las siguientes restas o sustracciones:

24

3.- Realizar las siguientes multiplicaciones:

4.- Realizar las siguientes divisiones:

25

FAMILIAS LGICAS

CAPITULO IV

FAMILIAS LGICASFAMILIAS LGICAS Una familia lgica es un grupo de dispositivos digitales que comparten una tecnologa comn de fabricacin y tienen estandarizadas sus caractersticas de entrada y de salida; es decir, son compatibles entre s. Como consecuencia de la estandarizacin, la interconexin entre dispositivos lgicos de una misma familia es particularmente sencilla y directa: no requiere de etapas adicionales de acoplamiento. Caractersticas generales de las familias lgicas. Las caractersticas ms importantes de un circuito digital son su velocidad, su consumo de potencia, su inmunidad al ruido y su confiabilidad. La velocidad mide la rapidez de respuesta de las salidas de un circuito digital a cualquier cambio en sus entradas. El consumo de potencia mide la cantidad de corriente o de potencia que consume un circuito digital en operacin. La inmunidad al ruido mide la sensibilidad de un circuito digital al ruido electromagntico ambiental. La confiablidad mide el perodo til de servicio de un circuito digital. FAMILIA LGICA TTL La familia lgica TTL es la ms comn de todas las familias lgicas. Los circuitos integrados TTL implementan su lgica interna, exclusivamente basndose en transistores NPN y PNP, diodos y resistencias. La familia TTL est disponible en dos versiones: la serie 54 y la serie 74. La primera se destina a aplicaciones militares y la segunda a aplicaciones industriales y de propsito general. La familia TTL o bipolar se divide en las siguientes categoras o subfamilias bsicas: TTL TTL TTL TTL TTL TTL TTL estndar. Schottky (S). de baja potencia (L). Schottky de baja potencia (LS). de alta velocidad (H). Schottky avanzada (AS). Schottky de baja potencia avanzada (ALS).

Tensin de alimentacin (+ VCC). Los circuitos TTL en general, pueden operar con tensiones entre 4.75 V. y 5.25 V. Pero el valor nominal de la tensin de trabajo es de + 5 volts.

27

Niveles de voltaje. De 0 V. a 0.8 V. para el estado bajo. De 2.4 V. A 5 V. para el estado alto. FAMILIA LGICA CMOS La familia lgica CMOS, utiliza transistores MOSFET complementarios canal N y canal P como elementos bsicos de conmutacin. Los circuitos integrados digitales fabricados mediante tecnologa CMOS se pueden agrupar en las siguientes categoras o subfamilias bsicas: CMOS CMOS CMOS CMOS estndar. de alta velocidad (HC). compatible con TTL (HCT). equivalente a TTL (C).

Familia CMOS estndar. La familia CMOS estndar comprende principalmente los dispositivos que se designan como 40XX (4012, 4029, etc.) y 45XX (4528, 4553, etc.). Existen dos series generales de dispositivos CMOS designadas A y B. Los dispositivos de la serie A se designan con el sufijo A o simplemente no lo traen impreso (4011A = 4011). Todos los dispositivos de la serie B llevan el sufijo B.

La principal diferencia entre los dispositivos de las series A y B esta en que los CMOS B contienen una circuiteria interna de proteccin que reduce el riesgo de dao al dispositivo por el fenmeno de descarga electrosttica. Tensin de alimentacin (+ VDD). Tienen un amplio margen de tensin comprendido entre + 3 V. y + 18 V. Niveles de voltaje De 0 V. a 0.3 VDD para el estado bajo. De 0.7 VDD a VDD para el estado alto. PRECAUCIONES A TOMAR EN EL MANEJO DE DISPOSITIVOS CMOS. Todos los dispositivos CMOS son muy susceptibles al dao ocasionado por descarga electrosttica entre cualquier par de pines. La electrosttica o electricidad esttica consiste en la creacin de altos voltajes en la superficie de un material aislante por efecto de friccin o frotamiento. 1. Conservar el circuito integrado en su contenedor original hasta que sea insertado en el circuito de aplicacin. 2. Conectar todas las entradas no empleadas a un nivel estable. No dejarlas sin conectar. 3. Verificar la polaridad de la fuente de alimentacin. El positivo debe ir al pin +VDD y el negativo o tierra al pin VSS.28

COMPUERTAS LGICAS

CAPITULO V

COMPUERTAS LGICASCOMPUERTAS LGICAS. Las compuertas digitales son los bloques bsicos de cualquier circuito digital. Todos los aparatos digitales, desde el ms simple dispositivo, hasta la ms sofisticada computadora, estn formados por compuertas conectadas en una gran variedad de configuraciones. Una compuerta digital es un circuito electrnico con dos o ms lneas de entrada y una lnea de salida, que tiene la capacidad de tomar decisiones. La decisin tomada por una compuerta consiste en situar su salida en 0 en 1, dependiendo del estado de sus entradas y de la funcin lgica para la cul ha sido diseada. En electrnica digital existen ocho compuertas lgicas, designadas como AND, OR, NOT, YES, NAND, NOR, XOR y XNOR.

X Y

S

X Y

S

X

S

X

S

ANDX Y S X Y

ORS X Y

NOTS X Y

YESS

NAND

NOR

XOR

XNOR

Fig. 5.1 Compuertas lgicas

Como describir la operacin de una compuerta. La operacin de una compuerta lgica se puede expresar mediante una tabla de verdad, una ecuacin lgica o un diagrama de temporizacin. Una tabla de verdad representa ordenadamente todas las posibles combinaciones de estados lgicos que pueden existir en las entradas y el valor que toma la salida en cada caso. La ecuacin lgica relaciona matemticamente la salida con las entradas. Un diagrama de temporizacin representa grficamente el comportamiento de una compuerta con seales variables en el tiempo.

30

COMPUERTA AND.

X YSmbolo

S

S = X Y = X Y Expresin algebraica

X 0 0 1 1

Y 0 1 0 1

S 0 0 0 1

X Y S Diagrama de temporizacin Fig. 5.2 Compuerta AND.

Tabla de verdad

Comportamiento: Si todas sus entradas son uno, su salida ser uno. Si al menos una de sus entradas es cero, su salida ser cero.

COMPUERTA OR.

X YSmbolo

S

S= X

+Y

Expresin algebraica

X 0 0 1 1

Y 0 1 0 1

S 0 1 1 1

X Y S Diagrama de temporizacin Fig. 5.3 Compuerta OR.

Tabla de verdad

Comportamiento: Si al menos una de sus entradas es uno, su salida ser uno. Si todas sus entradas son cero, su salida ser cero.

31

COMPUERTA NOT.

XSmbolo

S

X = X Expresin algebraica

X 0 1

X 1 0

X X Diagrama de temporizacin Fig. 5.4 Compuerta NOT.

Tabla de verdad

Comportamiento: Si su entrada es cero, su salida ser uno. Si su entrada es uno, su salida ser cero.

COMPUERTA YES.

XSmbolo

S

X= X Expresin algebraica

X 0 1

X 0 1

X X Diagrama de temporizacin Fig. 5.5 Compuerta YES

Tabla de verdad

Comportamiento: Si su entrada es cero, su salida es cero. Si su entrada es uno, su salida es uno.

32

COMPUERTA NAND.

X YSmbolo

S

S= X Y

=

X Y

Expresin algebraica

X 0 0 1 1

Y 0 1 0 1

S 1 1 1 0

X Y S Diagrama de temporizacin Fig. 5.6 Compuerta NAND

Tabla de verdad

Comportamiento: Si al menos una de sus entradas es cero, su salida ser uno. Si todas sus entradas son uno, su salida ser cero.

COMPUERTA NOR.

X YSmbolo

S

S= X+Y Expresin algebraica

X 0 0 1 1

Y 0 1 0 1

S 1 0 0 0

X Y S Diagrama de temporizacin Fig. 5.7 Compuerta NOR.

Tabla de verdad

Comportamiento: Si sus entradas son cero, su salida ser uno. Si al menos una de sus entradas es uno, su salida ser cero.

33

COMPUERTA XOR.

X YSmbolo

S

S=

XY

Expresin algebraica

X 0 0 1 1

Y 0 1 0 1

S 0 1 1 0

X Y S Diagrama de temporizacin

Tabla de verdad Fig. 5.8 Compuerta XOR Comportamiento:

Si el nmero de entradas en alto es impar, la salida ser alta. De otra manera ser baja.

COMPUERTA XNOR.

X YSmbolo

S

S= X Y Expresin algebraica

X 0 0 1 1

Y 0 1 0 1

S 1 0 0 1

X Y S Diagrama de temporizacin Fig. 5.9 Compuerta XNOR

Tabla de verdad

Comportamiento: Si el nmero de entradas en alto es par, la salida ser alta. Si el nmero de entradas en alto es impar, la salida ser baja.

34

IMPLEMENTACIN DE FUNCIONES CON COMPUERTAS BASICAS Un diagrama lgico o logigrama se obtiene a partir de una funcin o expresin lgica. Un diagrama lgico es la representacin en forma de smbolos de las funciones lgicas. La implementacin de funciones consiste en desarrollar el diagrama lgico de una funcin o expresin lgica dada con compuertas lgicas bsicas o con lgica NAND o lgica NOR. La tabla de verdad nos representa el comportamiento del circuito para cada una de sus posibles combinaciones de entrada. n Para determinar el nmero de combinaciones se aplica la formula 2 , donde n es el nmero de entradas. 1.- Realizar el diagrama lgico de la siguiente funcin y obtener su tabla de verdad: F1 = A BC + AB C+ BCA B C

F1

Fig. 5.16 Logigrama de la funcin F1

35

La funcin lgica requiere para su implementacin de tres inversores, tres compuertas AND y dos compuerta OR. A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 A B C 1 1 1 1 1 0 1 0 1 1 0 0 0 1 1 0 1 0 0 0 1 0 0 0 ABC 0 0 0 0 0 1 0 0 ABC 0 0 1 0 0 0 0 0 BC 1 0 0 0 1 0 0 0 F1 1 0 1 0 1 1 0 0

Tabla 5.1 Tabla de verdad de la funcin F1 Para obtener la tabla de verdad de una funcin o diagrama lgico: 1. Determinar el nmero de entradas para poder obtener el nmero de posibles combinaciones n con la formula 2 , donde n es el nmero de entradas (en este caso n=3, por lo tanto hay 8 posibles combinaciones de entrada). 2. En la segunda columna se escriben cada una de las posibles combinaciones de entrada con su valor complementado o negado. 3. En las siguientes columnas (ABC, ABC, BC) se va colocando el resultado de cada uno de los trminos de la expresin lgica de acuerdo a la combinacin de entrada. 4. En la ltima columna (F1) se obtiene el estado de la salida de la funcin que corresponde a cada combinacin de entrada.

2.- Realizar el diagrama lgico de la siguiente funcin y obtener su tabla de verdad: F2 = A + ABC + BC + ADA B C D

F2

Fig. 5.17 Logigrama de la funcin F2 La funcin lgica requiere para su implementacin de tres inversores, tres compuertas AND y tres compuerta OR.36

Su tabla de verdad queda de la siguiente manera: A 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 B 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 C 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 D 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 A B CD 1 1 1 1 1 1 1 0 1 1 0 1 1 1 0 0 1 0 1 1 1 0 1 0 1 0 0 1 1 0 0 0 0 1 1 1 0 1 1 0 0 1 0 1 0 1 0 0 0 0 1 1 0 0 1 0 0 0 0 1 0 0 0 0 A 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 ABC 0 0 1 0 0 0 0 0 1 1 0 0 0 0 0 0 AD 0 0 0 0 0 0 0 0 0 1 0 1 0 1 0 1 F2 1 1 1 1 1 1 1 1 1 1 0 1 0 1 0 1

Tabla 5.2 Tabla de verdad de la funcin F2

IMPLEMENTACIN DE FUNCIONES CON LGICA NAND Y NOR En la prctica, una unidad lgica tal como una compuerta NAND o NOR pueden emplearse como nicos elementos lgicos para implementar el diagrama lgico de una funcin lgica. Obtencin de las funciones NOT, AND, OR y NOR con lgica NAND FUNCION NOT SMBOLO EQUIVALENCIA

AND

OR

NOR

Tabla 5.3 Equivalencia de la lgica NAND.37

Obtencin de las funciones NOT, OR, AND y NAND con lgica NOR. FUNCION NOT SIMBOLO EQUIVALENCIA

AND

OR

NAND

Tabla 5.4 Equivalencia de la lgica NOR. En la implementacin de funciones con compuertas lgicas NAND o NOR, estas pueden simplificarse cuando quedan dos compuertas conectadas en serie, ya que una doble negacin es igual a una afirmacin.

A

A

A

A

A

A

Fig. 5.18 Una doble negacin es igual a una afirmacin.

Implementar la siguiente funcin con compuertas NAND y con compuertas NOR. F = A B + CD

38

Lgica NAND.A B

COMPUERT ASLOGICASF

C

D

Fig. 5.19 Funcin implementada con lgica NAND. Simplificando.

A B F C

D

Fig. 5.20 Funcin simplificada.

Lgica NOR.

A

B

F

C

D

Fig. 5.21 Funcin implementada con lgica NOR. Simplificando.

39

A

B

F

C D

Fig. 5.22 Funcin simplificada. De esta manera es como se realizan los diagramas lgicos de las funciones implementadas con compuertas bsicas, lgica NAND y lgica NOR.

SIMPLIFICACIN DE FUNCIONES lgebra de Boole El lgebra de Boole es un mtodo muy sencillo para expresar, en forma de lenguaje matemtico, la lgica digital. El mtodo booleano permite representar, analizar y disear circuitos digitales. Sus principios tericos fueron desarrollados por el matemtico ingles George Boole en su obra Anlisis matemtico de la lgica publicada en 1847. Sin embargo, slo hasta 1938 se descubri su real utilidad. El lgebra booleana proporciona el mtodo ms compacto y conveniente de representar, analizar y disear circuitos lgicos. La operacin completa de un circuito digital se puede describir mejor por lgebra booleana que utilizando complicados diagramas lgicos y extensas tablas de verdad. Cuando se disea un circuito por mtodos booleanos, el primer paso consiste generalmente en obtener su tabla de verdad de acuerdo con las condiciones de entrada y de salida. A partir de esta tabla se deriva entonces una ecuacin booleana que se simplifica y conduce al circuito lgico deseado. El circuito obtenido por este mtodo es el ptimo porque requiere de un nmero mnimo de compuertas para su realizacin. Esto reduce el costo, el tamao fsico y el consumo de potencia del mismo y mejora su confiabilidad y velocidad. Todas estas condiciones son importantes cuando se disean circuitos digitales. Conceptos bsicos En lgebra booleana, las entradas y salidas de un circuito digital se representan mediante caracteres alfabticos llamados variables booleanas o lgicas. Generalmente, aunque no es una regla inflexible, las entradas se designan por las primeras letras del alfabeto y las salidas por las ltimas. Las variables booleanas se caracterizan por ser binarias, es decir, slo pueden adoptar uno de dos valores o estados posibles: 0 1. En electrnica digital, una variable booleana representa el nivel de voltaje presente en un punto de un circuito. El 0 designa el nivel bajo y el 1 el nivel alto.40

Las variables booleanas se combinan para formar ecuaciones booleanas o lgicas. Una ecuacin boolena es una expresin matemtica que sintetiza la funcin de un circuito digital. Una ecuacin booleana consta de tres elementos: variables de entrada, variables de salida y _ operadores lgicos. Los operadores lgicos (, + y ) son signos que relacionan entre s las variables de entrada y establecen su relacin con la(s) variable(s) de salida. Operaciones bsicas y derivadas El lgebra booleana maneja tres operaciones bsicas llamadas AND o producto lgico, OR o suma lgica y NOT o complemento lgico. Estas operaciones son realizadas en la prctica por las compuertas AND, OR y NOT, respectivamente. A partir de las tres operaciones bsicas descritas anteriormente se derivan las operaciones NAND, NOR, XOR y XNOR, realizadas por las compuertas del mismo nombre.

Los postulados del lgebra de Boole son: Los postulados son suposiciones fundamentales que tambin se denominan axiomas. 1 .- a) 0 0 = 0 2.- a) 0 1 = 0 3.- a) 1 0 = 0 4.- a) 1 1 = 1 5.- a) 0 = 1 b) 1 + 1 = 1 b) 1 + 0 = 1 b) 0 + 1 = 1 b) 0 + 0 = 0 b) 1 = 0

Los teoremas del lgebra de Boole son: 1. Ley conmutativa. a) A + B = B + A 2.- Ley asociativa. a) A + (B + C) = (A + B) + C 3.- Ley distributiva. a) A (B + C) = AB + AC 4- Ley de los idempotentes. a) A + A = A 5.- Ley de absorcin. a) A + AB = A 6.- Ley complementaria. a) A+ A = 1 b) A A = 041

b) AB = BA

b) A (BC) = (AB)C

b) A + (BC) = (A + B)(A + C)

b) A A = A

b) A (A + B) = A

7.- Ley de identidad. a) 0 + A = A 8.- Ley de los elementos nulos. a) 1 + A = 1 9.- Teoremas de DeMorgan. a) (A + B)= AB 10.-Ley de doble negacin. a) ( x ) = x Ejemplos: Simplificar las siguientes funciones por lgebra de Boole y obtener su tabla de verdad. 1. S = ABC + ABC + ABC + ABC S = ABC + ABC + ABC + ABC S = BC(A+A) + AB(C+C) A+A = C+C = 1 S = BC(1) + AB(1) BC(1) = 1, AB(1) = 1 S = BC + AB A B C A B C 0 0 0 1 1 1 0 0 1 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 0 0 0 1 1 1 0 1 0 1 0 1 1 0 0 0 1 1 1 1 0 0 0 b) (A B)= A+ B b) A 0 = 0 b) 1 A = A

ABC 0 0 0 1 0 0 0 0

ABC 0 0 0 0 1 0 0 0

BC 0 0 0 0 0 1 0 0

ABC 0 0 0 0 0 0 0 1

S 0 0 0 1 1 1 0 1

Tabla 5.5 Tabla de verdad de la funcin S sin simplificar.

A 0 0 0 0 1 1 1 1

B 0 0 1 1 0 0 1 1

C 0 1 0 1 0 1 0 1

A B C 1 1 1 1 1 0 1 0 1 1 0 0 0 1 1 0 1 0 0 0 1 0 0 0

ABC 0 0 0 1 0 0 0 1

BC 0 0 0 1 0 0 0 1

AB 0 0 0 0 1 1 0 0

S 0 0 0 1 1 1 0 1

Tabla 5.6 Tabla de verdad de la funcin S simplificada.42

2. F = xyz + xyz + xyz + xyz + xy F = xyz + xyz + xyz + xy + xyz F = yz(x+x) + xy(z+1) + xyz x+x=1 z+1=1 F = yz(1) + xy(1) + xyz F = yz + xy + xyz

X 0 0 0 0 1 1 1 1

Y 0 0 1 1 0 0 1 1

Z 0 1 0 1 0 1 0 1

X Y Z 1 1 1 1 1 0 1 0 1 1 0 0 0 1 1 0 1 0 0 0 1 0 0 0

XYZ 0 0 0 0 1 0 0 0

XYZ 0 0 0 0 0 1 0 0

XYZ 1 0 0 0 0 0 0 0

XYZ 0 0 0 0 0 0 0 1

XY 0 0 0 0 0 0 1 1

F 1 0 0 0 1 1 1 1

Tabla 5.7 Tabla de verdad de la funcin F sin simplificar. A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 A B C 1 1 1 1 1 0 1 0 1 1 0 0 0 1 1 0 1 0 0 0 1 0 0 0 YZ 1 0 0 0 1 0 0 0 XY 0 0 0 0 0 0 1 1 XYZ 0 0 0 0 0 1 0 0 F 1 0 0 0 1 1 1 1

Tabla 5.8 Tabla de verdad de la funcin F simplificada. Se observa en las tablas de verdad de ambas funciones, que las salidas para cada combinacin de entrada es la misma para la funcin sin simplificar y la funcin simplificada.

MAPAS DE KARNAUGH Los mapas de Karnaugh proporcionan un mtodo sistemtico para simplificar y manipular expresiones booleanas. Tambin proporcionan un grupo de localidades o reas etiquetadas de una forma especial, donde cada una representa una combinacin nica de variables. Localidades en los mapas de Karnaugh. a) para expresiones de dos variables.Y X

0 1

0 XY XY

1 XY XY

Mapa de Karnaugh para dos variables.

43

b) para expresiones de tres variables.YZ X

0 1

00 XYZ XYZ

01 XYZ XYZ

11 XYZ XYZ

10 XYZ XYZ

Mapa de Karnaugh para tres variables. c) para expresiones de cuatro variables.YZ WX

00 01 11 10

00 01 11 10 WXYZ WXYZ WXYZ WXYZ WXYZ WXYZ WXYZ WXYZ WXYZ WXYZ WXYZ WXYZ WXYZ WXYZ WXYZ WXYZ Mapa de Karnaugh para cuatro variables.

Ejemplos: Simplificar las siguientes funciones mediante mapas de Karnaugh. 1.- F =xyz + xyz + xyz + xyz Vaciando la funcin en el mapa.YZ X

0 1

00 1 1

01 1

11 1

10

Agrupando celdas adyacentes.YZ X

0 1

00 1 1

01 1

11 1

10

1

2

Al agrupar las celdas adyacentes se observa que no se agrupo la localidad 000 y 001, por que ya estn previamente agrupadas. Volver a agruparlas seria hacer ms grande la funcin y el trmino obtenido estara de ms, ya que no afecta la salida de la funcin. Se obtiene la funcin simplificada del mapa. F = yz + xz

44

2.- F = wxyz + wxyz + wxyz + wxyz + wxyz + wxyz + wxyz + wxyz Vaciando la funcin en el mapa.YZ WX

00 01 11 10

00 1 1

01 1 1 1 1

11 1

10 1

Agrupando las celdas adyacentes.YZ WX

2 00 1 1 01 1 1 1 1 1 1 3 11 10

00 01 11 10

1 La funcin simplificada es: F = yz + wy + wx

Mtodo tabular El mtodo de mapas de Karnaugh es conveniente en tanto que el nmero de variables no exceda cinco o seis. Conforme aumenta el nmero de variables, el nmero excesivo de cuadros evita una seleccin razonable de cuadros adyacentes. La desventaja obvia del mapa es que en esencia es un procedimiento de ensayo y error, que depende de la habilidad del usuario para reconocer ciertos patrones. Para funciones de seis o ms variables, es difcil tener la seguridad de que se ha hecho la mejor seleccin. El mtodo tabular supera esta dificultad. Es un procedimiento especfico de paso a paso que esta garantizado para producir una expresin simplificada en forma estndar para una funcin. Puede aplicarse a problemas con muchas variables y tiene un potencial para utilizar el procedimiento en computadora. Sin embargo, es bastante tedioso para el uso humano y propenso a errores debido a su proceso rutinario y montono. El mtodo de tabulacin lo formulo por vez primera Quine y los mejoro posteriormente McCluskey. Tambin se le conoce como mtodo de Quine-McCluskey. A continuacin se da un ejemplo de simplificacin de una funcin empleando el mtodo tabular. El siguiente ejemplo es meramente ilustrativo, ya que como se menciono anteriormente el verdadero potencial de este mtodo es para seis o ms variables. Simplificar la siguiente funcin por el mtodo tabular: F = ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD Se representan los trminos de la funcin en valores de unos (1s) y ceros (0s). 0000 + 0001 + 0010 + 1000 + 1010 + 1011 + 1110 + 111145

1.- Se ordenan los trminos binarios, colocando primero los trminos que no contengan unos, luego los que tengan un uno, luego los que tengan dos unos, y as sucesivamente. A B C D 1 2 3 4 5 6 7 8 0 0 0 0 0 0 0 1 0 0 1 0 1 0 0 0 1 0 1 0 1 0 1 1 1 1 1 0 1 1 1 1

2.- Se encuentran los trminos que difieren solo en una variable, la cual se elimina y se tiene un trmino con una literal menos. A B C D 1, 2 1, 3 1, 4 3, 5 4, 5 5, 6 5, 7 6, 8 7, 8 0 0 0 0 0 - 0 - 0 0 0 - 0 1 0 1 0 - 0 1 0 1 - 1 - 1 0 1 - 1 1 1 1 1 -

3.- Se repite el paso 2, se encuentran los trminos que difieren solo en una variable, la cual se elimina y se tiene un trmino con una literal menos. A B C D 1, 3, 4, 5 1, 4, 3, 5 5, 6, 7, 8 5, 7, 6, 8 La funcin simplificada es: F = ABC + BD + AC - 0 - 0 - 0 - 0 1 - 1 1 - 1 -

46

EJERCICIOS PROPUESTOS 1. Obtener el diagrama lgico y su tabla de verdad de las siguientes funciones con compuertas bsicas: 1.- F = xyz + xyz + xyz + yz 2.- S = ABCD + BCD + D +AB + ABD 3.- W = ADE + BCA + AF + DEF 2. Obtener las siguientes funciones con lgica NAND, realizar su diagrama lgico y obtener su tabla de verdad. 1.- S = xy + xyz + xz 2.- F = ABC + ABC + ABC + ABC 3.- W = xyz + xyz + xyz + yz

3. Obtener las siguientes funciones con lgica NOR, realizar su diagrama lgico y obtener su tabla de verdad. 1.- S = ABC + ABC + BC 2.- W = xyz + xz + yz 3.- F = abc + bcd + acd + c 4. Simplificar las siguientes funciones por lgebra de Boole y obtener su tabla de verdad. 1.- S = xyz + xy + xyz 2.- W = ABC + ABC + ABC + ABC + ABC 3.- F = BC + AC + ABC + BCD 5. Simplificar las siguientes funciones por mapas de Karnaugh y obtener su tabla de verdad. 1.- F = wxyz + wxyz + wxyz + wxyz + wxyz + wxyz + wxyz + wxyz + wxyz 2.- S = ABC + ABC + ABC + ABC + ABC 3.- W = abcd + abcd + abcd + abcd + abcd + abcd + abcd + abcd + abcd + abcd

6. Simplificar las siguientes funciones por el mtodo tabular y obtener su tabla de verdad. 1.- S = wxyz+wxyz+wxyz+wxyz+wxyz+wxyz+wxyz+wxyz+wxyz+wxyz+wxyz 2.- W = ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD

47

CIRCUITOS LGICOS SECUENCIALES

CAPITULO VI

CIRCUITOS LGICOS SECUENCIALESLos circuitos secuenciales usan elementos de memoria (celdas binarias), adems de compuertas lgicas. Sus salidas son una funcin de las entradas y del estado de los elementos de la memoria, a su vez es una funcin de las entradas previas. Como consecuencia, las salidas de un circuito secuencial dependen no solamente de las entradas presentes, sino tambin de las entradas pasadas, y el comportamiento del circuito debe especificarse por una secuencia de tiempos de las entradas y estados internos.

Entradas

Circuito combinacional

Salidas Elementos de memoria

Fig. 6.1 Diagrama a bloques de un circuito secuencial. BIESTABLES Un biestable es un dispositivo que tiene dos estados estables (alto y bajo) y permanece indefinidamente en cualquiera de ellos, hasta que recibe una seal externa de disparo adecuada. Los dos circuitos biestables bsicos son el cerrojo o latch y el flip-flop. Los latches se denominan, tambin flip-flops asncronos. LATCHES Un latch es un circuito que puede almacenar un bit de informacin, es decir un 0 un 1. Los latchs son asncronos en el sentido de que no necesitan de una seal externa de reloj para operar. Un latch esta en estado SET cuando la salida Q esta en nivel alto ( 1 ), y en estado RESET cuando Q esta en nivel bajo ( 0 ). Para almacenar un 1 lgico, se debe aplicar un pulso de disparo a la entrada SET. Para almacenar un 0 lgico, se debe de aplicar un pulso de disparo a la entrada RESET. El pulso de disparo puede ser positivo o negativo. Una vez que el latch ha sido programado en estado SET, permanecer su salida Q en estado alto aunque nuevamente se le aplique otro pulso de disparo a la entrada SET, la nica forma de cambiar el estado de la salida Q es aplicando un pulso de disparo a la entrada RESET o bien dejando sin alimentacin al circuito. Lo mismo ocurre cuando la salida Q es puesta a cero aplicando un pulso a la entrada RESET, aunque se le aplique nuevamente otro pulso a esta misma entrada, la salida Q permanecer en nivel bajo.

49

R SFig. 6.2 Latch con compuertas bsicas.

Q

S

Q

RFig. 6.3 Latch con compuertas NAND.

Q

R

Q

SFig. 6.4 Latch con compuertas NOR.

QT

FLIP-FLOPS Un circuito flip-flop puede mantener un estado binario indefinidamente (siempre y cuando este alimentado el circuito) hasta que se cambie por una seal de entrada para cambiar estados. La principal diferencia entre varios tipos de flip-flops es el nmero de entradas que poseen y la manera en la cual las entradas afectan el estado binario. Los flip-flops son dispositivos biestables sincronos, es decir, las salidas no cambian inmediatamente cuando se registra un cambio en sus entradas, sino un tiempo despus, fijado por una seal de reloj. La lgica sincrona de los flip-flops se emplea en todos los sistemas digitales avanzados (registros, contadores, memorias, etc.) y presenta varias ventajas notables. La primera es que da un orden al proceso, puesto que toda transferencia de informacin se realiza bajo el control de una seal de reloj. De esta manera se evitan una serie de problemas tales como oscilaciones parsitas, condiciones de carrera, sensibilidad al ruido, estados ambiguos e indeseables, etc.

50

DISPARO DE LOS FLIP-FLOPS El estado de un flipflop se vara debido a un cambio momentneo en la seal de entrada. Este cambio momentneo se le llama disparo (trigger), y la transicin que lo causa se dice que dispara el flipflop. Hay flip-flops que se disparan con el flanco positivo o de subida, o con el flanco negativo o de bajada.

Pulso positivo 1 0 Flaco positivo Flaco negativo 1 0

Pulso negativo

Flaco positivo

Flaco negativo

Fig. 6.5 Definicin de la transicin de un pulso de reloj. Los diferentes tipos de flip-flops son: Flip- flop RS. Flip-flop M-S Flip-flop D. Flip-flop T. Flip-flop JK.

FLIP FLOP RS (Set Reset) El flip-flop se obtiene a partir de un latch biestable controlando cada entrada a travs de una compuerta y disparando el sistema as formado mediante una seal de reloj.

R CP S

Q Q

Fig. 6.6 Smbolo lgico del flip-flop RS.S Q

CP

Q R

Fig. 6.7 Diagrama lgico del flip-flop RS.

51

S X 0 0 1 1

R X 0 1 0 1

CP 0 1 1 1 1

Q(t+1) Q(t) Q(t) 0 1 *

Tabla 6.1 Tabla lgica del flip-flop RS. donde: X Q(t+1) Q(t) = condicin de no importa. = estado siguiente. = estado presente. = estado indefinido.

Se observa en la tabla lgica del flip-flop RS que la principal desventaja del flip-flop RS sncrono, es que las salidas pueden cambiar como respuesta a las entradas durante todo el tiempo que dure la seal de reloj en estado alto 1 lgico. Por esta razn, se dice que el dispositivo es transparente, ya que mira hacia los datos de entrada cuando la seal de reloj esta en estado alto 1 lgico. FLIP-FLOP M-S (Maestro/esclavo) El flip-flop maestro/esclavo o M/S (master/slave) es una versin mejorada del flip-flop RS sncrono. Este tipo de flip-flop almacena la informacin durante los periodos de transicin (flancos) de la seal de reloj y lo preservan durante los perodos estables. Por tanto, los flip-flops maestro esclavo no son transparentes, ya que no operan con el nivel de la seal de reloj, sino con uno de sus flancos. La informacin lograda en una de las transiciones de la seal de reloj se mantiene hasta que ocurra, nuevamente, otra transicin similar. Un flip-flop maestro/esclavo se obtiene conectando dos flip-flops RS en cascada.

Maestro R CP S R CP S Q Q

Esclavo R CP S Q Q Q Q

Fig. 6.8 Flip-flop M/S.

R CP S

Q Q

Fig. 6.9 Diagrama lgico del flip-flop M/S. S 0 0 1 1 R 0 1 0 1 CP

Q(t+1) Q(t) 0 1

Tabla 6.2 Tabla lgica del flip-flop M/S.52

donde: X Q(t+1) Q(t) FLIP-FLOP D (Data) El flip-flop D se obtiene a partir de un flip-flop maestro/esclavo conectando un inversor entre las entradas S y R. El dato presente en la entrada D se transfiere a la salida Q cuando se activa la seal de reloj. Esta caracterstica lo hace muy til en memorias y registros de datos y de desplazamiento. En el flip-flop D no se presentan estados prohibidos. = condicin de no importa. = estado siguiente. = estado presente. = estado indefinido.

D CP

R CP S

Q Q

Fig. 6.10 Construccin de un flip-flop D. Como resultado de opuestos. la inclusin del inversor, las entradas R y S siempre tendrn estados

El disparo de un flip-flop tipo D se puede producir por nivel (positivo o negativo) o por flancos (de subida o de bajada), dependiendo de su diseo.

D CP

Q Q

Fig. 6.11 Diagrama lgico del flip-flop D.

D 0 1

CP

Q(t+1) 0 1

Tabla 6.3 Tabla lgica del flip-flop D. FLIP-FLOP T (Toggle) El flip-flop T es un dispositivo biestable que permuta el estado de sus salidas cada vez que recibe un pulso de reloj. Se obtiene a partir de un flip-flop M/S bsico conectando la entrada S a la salida Q y la entrada R a la salida Q. Este circuito, en particular, responde a los flancos de bajada de la seal de reloj.

S CP R

Flip-Flop M/S

Q Q

Fig. 6.12 Construccin de un flip-flop T.53

La nica entrada del circuito es la seal de reloj. La frecuencia de la seal de un flip-flop T es la mitad de la frecuencia de la seal de reloj. Esta caracterstica lo hacen til para implementar contadores y otros circuitos digitales donde se requiere la funcin de divisin de frecuencia.

Q CP T QFig. 6.13 Diagrama lgico del flip-flop T

Conectando varios flip-flops T en cascada se obtiene un divisor de frecuencia de varias etapas. T Q(t+1) Q(t+1) Q(t+1)

Tabla 6.4 Tabla lgica del flip-flop T. FLIP-FLOP JK El J-K es un flip-flop sncrono con dos lneas de entrada de datos (J y K), una entrada de reloj, dos entradas asncronas (PRESET y CLEAR) y dos salidas complementarias (Q y Q). Las entradas J y K se pueden manipular para producir cualquier condicin de salida predecible. El J-K puede tambin operar como T o D y es el ms popular de todos los dispositivos biestables. Un flip-flop J-K se obtiene a partir de un flip-flop maestro/esclavo acoplando mediante las compuerta A y B, la salida Q a la entrada S y la salida Q a la entrada R. Las entradas libres de las compuertas de acoplamiento se convierten en las lneas de datos J y K del flip-flop.

J CP K

S

PR

Q Q

M/S R CLR

Fig. 6.14 Construccin de un flip-flop JK El flip-flop puede operar de dos modos: sncrono y asncrono. En el primer caso el estado de las salidas Q y Q depende de las entradas J y K y esta sincronizado con la seal aplicada a la entrada del reloj. En el segundo, el estado de las salidas Q y Q lo establecen las entradas PRESET y CLEAR.

PR K CP J Q Q

CLR Fig. 6.15 Diagrama lgico del flip-flop JK.54

Operacin en modo asncrono. En este modo el estado de las salidas Q y Q lo determinan las entradas PRESET y CLEAR. La seal de reloj se encuentra inactiva. Dependiendo de si las entradas PRESET y CLEAR son activas bajas o activas altas, es como se comportara el flip-flop. La entrada PRESET activada pone la salida Q en estado alto y Q en estado bajo. La entrada CLEAR activada pone la salida Q en estado bajo y Q en estado alto. PR 0 0 1 1 CLR 0 1 0 1 Q * 1 0 Qo Q * 0 1 Qo

Tabla 6.5 Tabla del flip-flop JK con entradas PRESET y CLEAR activas bajas. donde: Qo, Qo= estados pasados. * = estado indefinido.

PR 0 0 1 1

CLR 0 1 0 1

Q Qo 0 1 *

Q Qo 1 0 *

Tabla 6.6 Tabla del flip-flop JK con entradas PRESET y CLEAR activas altas. donde: Qo, Qo= estados pasados. * = estado indefinido. La principal aplicacin del modo asncrono es inicializar las salidas de los flip-flops en un estado conocido, o bien para cargar registros y contadores con cantidades especificas antes de comenzar una nueva operacin. Operacin en modo sncrono. En este modo de operacin el estado de las salidas Q y Q dependen de las entradas J y K y esta sincronizado con la seal de reloj. Las entradas PRESET y CLEAR estn inactivas. Las entradas sncronas J y K son normalmente activas altas y determinan el estado de salida resultante despus de la aplicacin de la seal de reloj. Especficamente, un alto en la entrada J, con la entrada K en bajo, lleva la salida Q al estado SET. As mismo, un alto en la entrada K, con la entrada J en bajo, lleva la salida Q al estado RESET. Cuando las entradas J y K estn en estado bajo y se aplica la seal de reloj, no sucede nada, la salida Q y Q se mantiene en el estado en que se encuentra. Se dice entonces, que el flip-flop esta operando en el modo de retencin o hold.

55

Cuando las entradas J y K estn en estado alto y se aplica la seal de reloj, las salidas Q y Q cambian de estado. Es decir, el flip-flop pasa del estado SET al de RESET o viceversa. Se dice entonces, que el flip-flop esta operando en el modo basculante (toggle). J 0 0 1 1 K 0 1 0 1 CP Q Qo 0 1 Qo Q Qo 1 0 Qo

Tabla 6.7 Tabla del flip-flop JK disparado por flanco de bajada. J 0 0 1 1 K 0 1 0 1 CP Q Qo 0 1 Qo Q Qo 1 0 Qo

Tabla 6.8 Tabla del flip-flop JK disparado por flanco de subida. donde: Qo, Qo = estados pasados. Qo, Qo = Toggle (se invierte el estado anterior) El flip-flop J-K se emplea ampliamente en registros de almacenamiento, registros de desplazamiento, contadores de pulsos, divisores de frecuencia y otras aplicaciones secuenciales.

56

CONVERTIDORES DE ANALGICO A DIGITAL

CAPITULO VII CONVERTIDORES DE ANALGICO A DIGITAL

Los seres humanos procesamos la informacin numrica empleando el sistema decimal. Sin embargo, la tecnologa electrnica usa un camino diferente para manejar, a muy alta velocidad y eficiencia, las mismas cantidades. El sistema binario y los circuitos digitales constituyen el mtodo ms apropiado para manejar informacin numrica. Algo similar ocurre, ahora con el tratamiento de los fenmenos naturales que nos rodean. Vivimos en un mundo cuyas dimensiones varan de manera continua o anloga a lo largo del tiempo. La temperatura, la presin, el voltaje, la corriente, etc., son parmetros fsicos que a travs del tiempo toman una infinita cantidad de valores. La mayor parte de los fenmenos del mundo real estn compuestos de seales analgicas o continuas. En las primeras pocas del desarrollo de la electrnica, estas seales se procesaban tambin, de manera analgica (voltmetros analgicos de aguja, instrumentos de perillas y potencimetros, las tiras de papel de los registradores de voltaje y temperatura, etc.). A pesar de la gran cantidad de instrumentacin analgica existente, procesar informacin presenta serias dificultades. Nuevamente, la tecnologa digital aparece como la mejor solucin. Las seales digitales pueden ser controladas y procesadas por circuitos lgicos simples o por microprocesadores. Cuando un circuito digital requiere procesar informacin del mundo real debe estar dotado de dos tipos de interfaz o circuitos de entrada y salida: uno para convertir la seal analgica a digital (interfaz de entrada) y otro para convertir la seal digital a seal analgica (interfaz de salida).MUNDO REAL MUNDO REAL

CONVERTIDOR A/D

CIRCUITO DIGITAL

CONVERTIDOR D/A

Fig. 7.1 Tratamiento de las seales analgicas Antes de explicar los diferentes modos de conversin A/D, es conveniente conocer las condiciones que se deben tener en cuenta para que durante la conversin, el sistema no deje perder informacin valiosa de la seal de entrada. La forma eficaz para que un circuito pueda leer correctamente una seal analgica es a travs de la toma de muestras sucesivas. Una muestra es una lectura de nivel de voltaje de la seal en un instante determinado de tiempo. A esta muestra se le efecta la conversin A/D que arrojar un valor digital equivalente. De hecho, entre ms muestras se tomen por unidad de tiempo, los valores digitales obtenidos representarn mejor la seal analgica respectiva. En la Figura 7.2 se muestra una seal anloga y su representacin luego de haber tomado varias muestras durante un ciclo de la misma. Como puede verse, si se tomen ms muestras, la seal se puede reproducir con mayor similitud a la original.

58

Figura 7.2 El Teorema del muestreo seala que la cantidad mnima de muestras que se deben tomar a una seal anloga durante un segundo, debe ser al menos el doble de la frecuencia mxima de dicha seal. Esto es, si la seal anloga que se desea convertir a digital posee una frecuencia de 10 Hz, la cantidad mnima de muestras que se deben tomar por segundo debe ser 20, o lo mismo, el conversor A/D debe funcionar, por lo menos, a 20 Hz. De este valor se puede deducir el tiempo de conversin, el cual es un parmetro comn en los conversores A/D. Por ejemplo, si el tiempo de conversin es de 100 s, la cantidad de muestras que puede tomar por segundo sera: F= 1 T Por lo tanto: F= 1 -6 100 x 10 s

F = 10,000 = 10 kHz Lo anterior significa que ese convertidor puede tomar 10,000 muestras por segundo. Puesto que dicha frecuencia de muestreo debe ser el por lo menos el doble de la seal analgica, la frecuencia mxima de una seal de entrada sera de 5 kHz. Existen varios modos de conversin anloga a digital, de los cuales describiremos las dos ms utilizados por los autmatas comerciales. Cabe anotar que no es indispensable el pleno entendimiento de las formas de conversin A/D para trabajar con seales analgicas, ya que el proceso es interno y casi transparente para el usuario. Sin embargo, no est por dems conocer los modos ms utilizados para que un PLC pueda llevar a cabo estas tareas.

59

Convertidor tipo flash El convertidor tipo flash es el ms rpido de los convertidores existentes. Esta configuracin utiliza una escalera o banco de comparadores de nivel en paralelo para procesar la informacin analgica de entrada. Estos convertidores tambin se les conoce como convertidores en paralelo. Una red de resistencias en serie forman un divisor de voltaje mltiple con entradas a cada referencia de los comparadores operacionales. El mximo valor que puede convertirse depende del valor de VCC. La salida de cada comparador es 0 V a VCC. Si el voltaje de la seal de entrada es cero, todas las salidas de los comparadores son cero. A medida que la seal de entrada se incrementa o supera el valor de las referencias de voltaje de los comparadores, la salida de cada comparador se convertir en nivel alto o VCC. Una red lgica combinatoria se encarga de convertir la lgica de las salidas de los comparadores en una palabra digital de salida. El convertidor de la Figura 7.3 tiene dos bits de resolucin. Un ADC de 2 bits, desde el punto de vista prctico y de aplicaciones, presenta muchas limitaciones. Como puede verse en la siguiente figura, n se necesitan 2 1 comparadores para determinar la resolucin de un convertidor. Un ADC de cuatro bits necesita 15 comparadores, mientras que uno de 8 bits necesita 255 comparadores. Al mismo tiempo, el incremento de la red de compuertas es considerable.

Fig. 7.3 Convertidor tipo flash

60

Por esta razn, las ADC tipo flash o rfaga son muy costosos y nicamente se emplean en aplicaciones que requieran una rata de muestreo muy alta, como es en el caso de equipos que deben manejar seales de televisin. El ancho de banda de una seal de televisin es de aproximadamente 5 MHz. Por tanto la misma se debe muestrear a una frecuencia superior a 10 MHz. La ventaja principal de un convertidor tipo flash es su velocidad de conversin. Como la entrada analgica se aplica a cada comparador simultneamente, el tiempo de conversin es nicamente el de propagacin de los comparadores y de las compuertas de la red lgica.

Convertidor de rampa Una manera ms eficiente y econmica para realizar la conversin A/D se logra con la estructura de un convertidor tipo rampa o de pendiente simple, la cual consiste de un generador de rampa, un contador digital y un comparador. El ciclo de comparacin se inicia con la rampa y el contador inicializando en cero. La salida del comparador es baja, de tal forma que la compuerta AND inhibe el paso de la seal de reloj hacia el contador binario. Cuando se aplica un voltaje a la entrada del convertidor, la entrada no inversora (+) del comparador tendr un valor de voltaje superior al de la entrada inversora (-). Por tanto, la salida del comparador ser alta. Este nivel alto habilita la compuerta AND y permite el paso de los pulsos de reloj hacia el interior del contador. Al mismo tiempo, el circuito generador de la rampa impulsa su crecimiento a lo largo del tiempo.RELOJ

COMPARADOR VIN

+

CONTADOR

VOLTAJE DE REFERENCIA

CIRCUITO DE CONTROL DE RAMPA

REGISTRO

SALIDA BINARIA

Fig. 7.4 Convertidor tipo rampa.

Cuando el voltaje desarrollado por la rampa supera el voltaje de la seal de entrada, la salida del comparador cae a un nivel bajo.

61

Este flanco negativo hace que las salidas del contador se almacenen en el latch de salida. Tambin inicializa el contador interno en cero para una posterior conversin. La palabra digital equivalente a la seal de entrada aparece en las salidas digitales del convertidor. El tiempo requerido para efectuar una conversin depende del nivel de la seal analgica de entrada. Se necesitar ms tiempo para realizar la conversin de una seal de mayor nivel. Si la rata de crecimiento de la rampa es de 1 voltio por milisegundo (1 V/ms), se necesitarn 2 milisegundos para efectuar la conversin. La principal desventaja de este tipo de convertidores es su tendencia a operar de manera inestable en la generacin de la rampa. Como no existe una forma de sincronizacin entre la seal de reloj y la generacin de la rampa, cualquier corrimiento de uno de ellos afectar considerablemente la palabra digital de salida.

Convertidor de doble rampa Este convertidor sacrifica velocidad por estabilidad. Con este se elimina el efecto de corrimiento de los voltajes de la rampa a lo largo del tiempo. La seal de entrada se conecta a un integrado. Cuando un voltaje positivo se aplica como seal a convertir, el integrador crece en sentido negativo. El voltaje negativo del integrador hace que el comparador coloque en su salida un nivel alto. De esta manera, se activa la compuerta AND y, por consiguiente, la seal de reloj o clock llega al contador.

Fig. 7.5 Convertidor A/D de doble rampa La rampa negativa generada por el integrador tiene un tiempo fijo. Despus de este tiempo, el circuito de control coloca en ceros al contador y, tambin sita en la entrada del integrador una referencia de voltaje negativo. El integrador producir una rampa de pendiente positiva. El contador inicia su conteo hasta que la salida del integrador llegue al valor de cero. En este punto la salida del comparador vale cero. El circuito de control detecta este flanco negativo y memoriza, en el latch de salida, el valor del contador. Este nmero binario es el valor digitalizado de la seal analgica de entrada. En el circuito de la Figura 7.5 la rata de integracin depende del valor de R1 y C1, as como tambin de la magnitud de la seal de entrada.

62

Cuando se aplica la referencia negativa en la entrada del integrador, el tiempo requerido por el integrador para retornar a cero depende de la magnitud del voltaje de entrada. Cualquier variacin en el circuito integrador generador de la rampa se cancela automticamente en este retorno a cero. La desventaja de este convertidor es el tiempo extra necesario para realizar la doble rampa. Un convertidor de doble rampa necesita, por lo menos, 100 ms para efectuar un ciclo completo de conversin. Convertidor de aproximaciones sucesivas Esta tcnica es la ms empleada en los convertidores de bajo costo, resolucin moderada y alta velocidad. El corazn de este tipo de convertidor es un dispositivo llamado registro de sucesivas aproximaciones o SAR. Este registro realiza una tarea anloga a la ejecutada por el contador digital de los dos convertidores anteriores. El convertidor esta compuesto por un SAR, un convertidor DAC, un registro de salida y un comparador.

Fig. 7.6 Convertidor de aproximaciones sucesivas El ciclo de conversin comienza cuando se aplica una seal anloga a la entrada del convertidor y se coloca un pulso de START en el registro SAR. El primer pulso de reloj en el registro SAR coloca en 1 la salida del MSB. Este valor binario hace que el convertidor DAC coloque en su salida el 50% de su valor total. El SAR mira la salida del comparador con el fin de saber si la salida analgica del DAC es mayor o menor que la de la seal analgica de entrada. Si el voltaje del DAC es mayor, el comparador coloca su salida en cero. Esto hace que el registro tambin coloque en cero su MSB. Si el valor del voltaje en la salida del DAC es menor que el de la seal de entrada, el comparador coloca en alto su salida y el registro SAR mantiene en 1 su MSB. Todo lo anterior ocurre en un solo pulso de reloj. En el siguiente pulso de reloj, el SAR coloca en 1 su segundo bit ms significativo y checa nuevamente el resultado del DAC con la seal de entrada.

63

De nuevo, si el valor del DAC es mayor que el voltaje de entrada, la salida del comparador se va a cero y el SAR coloca en 0 este bit. Si el valor del DAC es menor que el de la entrada el comparador permanece activado y el SAR mantiene en uno este ltimo bit. El registro SAR examina, de igual manera, todos los bits, desde el MSB hasta el LSB. Ya que un bit se evala en cada pulso de reloj, un ADC de aproximaciones sucesivas de 8 bits emplear, en la conversin, solamente ocho pulsos de reloj. Cuando se ha procesado el ltimo bit, el registro SAR enva una seal de fin de conversin que permite el almacenamiento de la palabra resultante en el registro de salida. Tpicamente, un convertidor A/D de aproximaciones sucesivas realiza una conversin en un tiempo inferior a los 12 S. Error de cuantizacin El error de cuantizacin se origina en los cambios que puedan ocurrir en la seal analgica de entrada, durante el proceso de conversin. En todos los ADC la seal de entrada se aplica a un comparador directamente. Adems un ciclo de conversin requiere de un tiempo finito del orden de microsegundos a milisegundos, para producir la palabra digital equivalente al voltaje de entrada, pero si la seal de entrada cambia durante el ciclo de conversin la palabra digital resultante representar un nivel de voltaje existente al final del ciclo, en lugar del nivel existente al comienzo del ciclo de la conversin. Si la seal que se pretende convertir a digital es DC, no se generar el error de cuantizacin. En cambio, si la seal de entrada tiene una rata de cambio alta, el error puede ser considerable. Una manera muy comn de evitar el error de cuantizacin es mediante el uso de un circuito de memorizacin analgica llamado S/H (Sample and hold: muestra y retencin) ubicado en la entrada del convertidor.

VIN Seal de reloj C1

+ -

Fig. 7.7 Circuito de muestreo y retencin Este tipo de memoria analgica esta compuesta por un interruptor electrnico de alta velocidad, un amplificador de alta impedancia de entrada y un condensador. La seal de reloj o lgica activa un interruptor electrnico S1. El nivel de voltaje de la seal de entrada carga el condensador C1. De esta manera se memoriza o almacena la seal analgica. Dado que la impedancia de entrada del amplificador es muy alta, el condensador no encuentra una trayectoria posible para que pierda su carga elctrica. En la salida del amplificador de ganancia unitaria o buffer se mantiene constante el voltaje existente en la entrada en el instante del pulso de reloj.

64

Esta salida puede ahora aplicarse a la entrada del ADC. Puesto que la seal es constante durante el ciclo de conversin, no hay posibilidades de un error de cuantizacin.

Diagrama lgico de un convertidor A/D

EOC

ENTRADA ANALOGICA

VIN

D0-D7

DATOS BINARIOS

START

OE

ENTRADA ANALOGICAFig. 7.8 Diagrama lgico de un ADC genrico. Las seales que lo integran son: Entrada analgica. La lnea de entrada de la seal analgica que se quiere digitalizar. Bus de salida de datos (D0 a D7). Estas lneas de salida entregan la palabra binaria que corresponde al nivel analgico de entrada. START. Entrada para indicar al ADC que debe iniciar un nuevo ciclo de conversin. EOC (fin de conversin). Cuando el proceso de conversin ha finalizado, el ADC emite esta seal para indicar al usuario que en el bus de datos del convertidor hay una palabra digital. OE (habilitador de salidas). El registro de salida de los convertidores es de tipo tri-state. Mediante esta lnea se habilita la salida. Se emplea esta seal de control en sistemas de computadoras que controlan varios dispositivos ADC.

65

CONVERTIDORES DE DIGITAL A ANALGICO

CAPITULO VI

CONVERTIDORES DE DIGITAL A ANALGICOUn sistema digital nos entrega el resultado de lo que haya realizado en forma digital, de aqu surge la necesidad nuevamente de representar esta en forma analgica o bien que nos represente esta informacin en BCD o decimal. Aqu es donde se emplea el Convertidor digital analgico o DAC. Convertidor D/A empleando escala binaria de resistencias. La tcnica de utilizar una escala binaria de resistencias es uno de los mtodos ms antiguos y simples para convertir dgitos binarios o bits en una seal analgica. El circuito bsico del DAC consta de un sumador analgico con amplificador operacional, un registro de almacenamiento y un juego de interruptores analgicos. El amplificador/sumador posee tantas entradas como bits tiene la palabra binaria que se quiere convertir. El registro memoriza la seal digital de entrada y sus salidas comandan la apertura y cierre de los interruptores analgicos. Un 0 aplicado a la entrada del control de cada interruptor lo abre y un 1 lo cierra. Cuando se almacena en el registro de entrada un 0000 binario, todos los interruptores analgicos se abren. En estas condiciones, no hay voltaje aplicado a la entrada de las resistencias del amplificador sumador. Por consiguiente, el voltaje de salida de este ltimo es igual a 0 V. Cuando se aplica un 0001, el interruptor S1 se cierra. Esto provoca que se apliquen 10 V a la resistencia R1. Puesto que la entrada (-) del amplificador operacional es una tierra virtual, efectivamente hay 10 V sobre la resistencia de 8 K. Como resultado, a travs de la resistencia de realimentacin (Rf = 800) circula una corriente de 10 V/8000, es decir de 1.25 mA. Aplicando la ley de Ohm, el voltaje en la resistencia Rf debe ser, por tanto, igual a 800 x 1.25 mA, es decir 1 V. Cuando la palabra binaria de entrada cambia a 0010, se abre el interruptor S1 y se cierra el interruptor S2. Esto causa que una corriente de 2.5 mA (10 V/4000) fluya por R2 y Rf. El voltaje a travs de Rf es, ahora, 800 x 2.5 mA = 2 V. De igual manera, una palabra binaria igual a 0100 generar 4 V en la salida y una igual a 1000 nos dar 8 V de salida. Observar como los valores de las resistencias de entrada y salida se seleccionan cuidadosamente para generar una progresin binaria (16, 8, 4, 2, 1). Los interruptores deben operarse en todas las combinaciones para lograr una salida analgica desde 0 V hasta 15 V en incrementos de 1 V.

67

Fig. 6.1 Convertidor DAC de escala binaria Aunque este tipo de convertidor es muy sencillo, no es prctico cuando se emplean palabras binarias de ms de 4 bits, ya que la cantidad de resistencias requeridas para obtener la progresin binaria es muy grande. Convertidor D/A usando resistencias conectadas en escalera Este tipo de convertidor emplea una red de resistencias en escalera (ladder) conocida como red R-2R. El DAC consta de una fuente de referencia (Vref) que observa una resistencia de valor R (equivalente a toda la red R-2R) conectada a tierra y, por consiguiente, emite una corriente de entrada Iin igual Vref/R. Esta corriente (Iin) se divide en dos partes iguales: una que circula por la primera resistencia de valor 2R y otra que se dirige hacia el interior de la red. En la siguiente juntura o nodo de la red sucede lo mismo, es decir, la mitad de la corriente se encamina a tierra por la resistencia 2R y lo que resta se interna ms en la red. Como resultado, el conjunto de resistencias 2R tiene corrientes de valores iguales a Iin, Iin, 1/8 Iin, 1/16 Iin, etc.

68

I in

R

R

R

R

V ref.

+ _

2R

2R

2R

2R

2R

B0

B1

B2

B3 I in

Rf= R

+

V out

Fig. 6.2 DAC de red R-2R. Cada uno de los interruptores conectados a la entrada de la red R-2R, simula un bit de las entradas digitales al convertidor. Cuando el bit es 0, el interruptor correspondiente lleva la corriente que circula por la resistencia 2R a tierra. Cuando este bit vale 1, la enruta a la entrada de suma del amplificador.

Fig. 6.3 Estructura de un DAC de red R-2R.69

La palabra binaria 0000, por ejemplo, abre todos los interruptores y, por tanto, coloca 0 V en la salida del convertidor. Del mismo modo, 1000 cierra el interruptor S1 y produce 5 V; 0100 cierra S2 y produce 2.5 V; 0010 cierra S3 y produce 1.25 V; etc. Note que cada salida corresponde a una progresin binaria. Lo anterior permite a la salida variar entre 0 y 10 V en incrementos de 0.625 V. Parmetros de los convertidores D/A Un DAC tiene varios parmetros que deben considerarse en el momento de una seleccin para una aplicacin determinada. Los tres ms importantes son:

Resolucin. La resolucin de un DAC esta dada por el nmero de niveles de voltaje analgico que es capaz de generar. Este parmetro esta relacionado directamente con el nmero de bits de entrada que conforman la palabra binaria. Un convertidor D/A de cuatro bits tiene una resolucin de 4. El nmero de n 4 niveles de voltaje analgico que es capaz de generar es de 2 = 2 = 16. Lo anterior significa que la salida analgica debe estar representada por 16 niveles de voltaje. Un DAC de 8 bits proporciona 256 niveles diferentes de voltaje. Un DAC de 12 bits puede entregar hasta 4096 niveles de voltaje analgico. En general, cuantos ms bits tenga un convertidor D/A, ms exactitud se lograr en la salida analgica. Tiempo de estabilizacin. Este parmetro describe el tiempo que requiere la salida analgica para estabilizarse despus que la palabra binaria aparece en la entrada. Usualmente se especifica como el tiempo que toma la salida para estabilizarse dentro de un rango igual al valor correspondiente a +/- LSB del cambio en la palabra de entrada. Si un DAC de 8 bits tiene un rango entre 0 y 10 volts, entonces el valor que corresponde al LSB 8 es igual a 10V/2 = 10V/256 = 0.039 V. La mitad de este valor es 0.0195 V. El tiempo de estabilizacin es el que se requiere para que la salida alcance 0.0195 V del valor esperado. Tpicamente, el tiempo de estabilizacin es del orden de 10 S. Exactitud. La exactitud se define como la variacin +/- (positiva o negativa) desde la mitad (1/2) hasta 2 veces el valor de un LSB. Por ejemplo, para un DAC con una exactitud de +/- 1 LSB , el voltaje de salida analgico puede variar tanto como el valor equivalente a un bit.

70

SISTEMA DIGITAL

CAPITULO IX SISTEMA DIGITAL El hecho de que los sistemas digitales han cambiado la forma de vida y el trabajo de la sociedad moderna es algo aceptado por todos. En la actualidad, resulta imposible hacerse a la idea de la existencia de una empresa o un banco que no emplee un sistema digital (computadoras, cajeros, sumadoras, fax, maquinas de escribir electrnicas, impresoras, etc.) y control de sus transacciones, facturas, nominas, etc. Y no se podra haber llegado al estado en que se encuentran las ciencias sin la ayuda de estos sistemas que permiten el almacenamiento de grandes cantidades de datos y la realizacin de complicadas operaciones de clculo en tiempos mnimos. La produccin en masa de los dispositivos integrantes de los sistemas digitales, as como la mejora de las tcnicas de realizacin y la gran competencia generada por la gran cantidad de empresas existentes en el sector, ha provocado la integracin social de tales instrumentos electrnicos no slo en empresas, universidades y centros dedicados al estudio y desarrollo de la ciencia, sino que tambin han facilitado su acceso por parte de los usuarios particulares, convirtindose de esta forma manera en un electrodomstico ms. Sin embargo, y ante la creencia generalizada de que los sistemas digitales han surgido de repente en los ltimos aos, el proceso de desarrollo de tales ingenios ha durado varios siglos. Es justo reconocer que el verdadero auge ha tenido lugar en las tres o cuatro ltimas dcadas, pero no es menos justo reconocer que personajes de renombre tal