1

Conversores Digitales - AnalogicosAlejandro Pini -apini@adinet.com.uy-, Gonzalo Sanguinetti -gsangui@fing.edu.uy-

Resumen— Esta monografıa trata sobre conversores digi-tales analogicos. Se describen dos de las mas populares con-figuraciones: el DAC de Resistencias Ponderadas y el R-2R,ası como las ventajas y desventajas de cada una. A contin-uacion se explican las especificaciones tecnicas generales delos conversores D/A y se comentan tres aplicaciones usualesde los mismos. En el final se analiza una Application Noteque explica el funcionamiento de un tipo especial de con-versores llamados LOGDACs, estudiando detalladamente lahoja de datos de uno de ellos.

I. Introduccion

LOS conversores digitales-analogicos (DAC) son utilespara transformar datos guardados, transmitidos o

resultantes de algun procesamiento digital, en senalesanalogicas (generalmente voltajes o corrientes) para con-trol, desplegado de informacion, o algun otro tipo de proce-samiento analogico.

El avance de la tecnologıa digital, que vemos reflejadopor ejemplo en los campos del audio (mp3 player, minidisc,etc) y el video (DVD, Direc TV, etc), ha impuesto nuevasexigencias a los conversores D/A. Requerimientos como laalta resolucion y velocidad, el bajo consumo o el tamanoreducido son factores decisivos al momento de su diseno eintegracion a artefactos con alta performance.

Fig. 1. Conversor D/A ideal

La Fig.1 muestra el esquema de un conversor D/A ideal.En el la entrada Bin = [bn−1, bn−2, . . . , b0] es una palabrade n bits que representa un valor positivo, Vref un voltajede referencia y la salida es:

Vout = Vref

(bn−12n−1 + . . . + b121 + b020

)

Vout = Vref

n−1∑

i=0

bi2i

Como se observa, la salida es un voltaje proporcional alpeso binario de la palabra siendo el maximo valor alcanz-able para Vout = Vref (2n − 1). Variando el valor de Vref sepueden obtener distintas escalas de acuerdo a la aplicacion

Universidad de la RepublicaMontevideo, UruguayMedidas Electricas, Ano 2003Prof. Daniel Slomovitz

que se quiera realizar. Esta ultima opcion solo la brindanalgunos conversores llamados multiplicativos (multiplyingconverters). Otro aspecto a tomar en cuenta es que la en-trada generalmente esta codificada, por lo que es necesarioincluir una etapa previa de decodificacion.

Dos de los mas populares DAC son el ”Conversor deResistencias Ponderadas” y el ”Conversor R-2R” que estu-diaremos a continuacion.

II. Conversor de resistencias ponderadas

A. Principios de funcionamiento

Fig. 2. Conversor de resistencias ponderadas de 4 bits

Se muestra en la Fig.2 un esquema del mismo. Consisteen un conjunto de resistores, tantos como bits tiene la pal-abra, conectados o no a Vref , dependiendo del valor delbit correspondiente. Esto se implementa mediante llavescontroladas por el valor logico del bit (eventualmente si lasenal tiene signo conmutara entre Vref y −Vref ).

La eleccion de los valores de las resistencias queda de-terminado por el valor de la resistencia asociada al LSB.A medida que crece la posicion de los bits, las resistenciasse van dividiendo entre dos. De esta manera se logra queel voltaje de salida sea proporcional a la palabra de en-trada, pues su valor sera (aplicando nodos a la entrada delamplificador):

Vout = −RfVref

(bn−1

Rn−1+ . . . +

b1

R1+

b0

R0

)

dondeRi =

R

2ii = 0, 1, . . . , n− 1.

siendo R el valor de la resistencia asociada al bit menossignificativo.

Luego, sustituyendo:

Vout = −RfVref

R

(bn−12n−1 + . . . + b121 + b020

)

Vout = −RfVref

R

n−1∑

i=0

bi2i

Se observa que la salida es la misma que la esperada delDAC ideal salvo por un factor negativo debido a la etapa

2

de amplificacion final. Una posible solucion al problema dela salida negativa es agregar otra configuracion inversora odirectamente alimentar el circuito con −Vref .

B. Ventajas y desventajas

El conversor de resistencias ponderadas tiene la ventajade ser de muy facil diseno. Sin embargo al aumentar elnumero de bits, se deben introducir resistencias cada vezmenores. Por ejemplo si consideramos un DAC de 12 bitsimplementado de esta manera, una vez determinada la re-sistencia para el LSB, la del MSB debera ser 2048 vecesmenor. Implementarlo con resistencias de uso comercial esnuy difıcil, pues con incertidumbres que rondan entre 5%y 1%, el error introducido en la tension del MSB puedellegar a ser varias veces mayor que el valor de tension delLSB, afectando la resolucion. En terminos numericos, si laresistencia del LSB es de 200kΩ, la del MSB sera aprox-imadamente de 97Ω. Considerando que la desviacion delas resistencias es del 1%, la tension a la salida dada porel MSB puede variar en un rango 40 veces mayor que elvalor de la tension dada por el LSB, siendo despreciable sucontribucion al voltaje de salida.

Otra de las desventajas, quizas la mas importante, es queen un amplio rango de valores de resistores, los distintoscoeficientes termicos provocarıan variaciones significativasen sus valores, aumentando la incertidumbre del conversorfrente a variaciones en la temperatura.

Ademas, esta configuracion es susceptible a problemas deno Monotonicidad y de Settling Time 1. Este ultimo im-pone una limitante en la velocidad maxima de conversion.

III. Redes Escalera

Las redes escalera permiten reducir el rango de valoresde las resistencias. En la Fig. 3 se muestra un ejemplo,aunque no profundizaremos sobre este tipo de circuitos yaque en la actualidad estan superados por las redes R-2R.

Fig. 3. Conversor basado en una red de escaleras.

IV. Conversor R-2R

A. Principios de funcionamiento

Este conversor es una solucion propuesta a los problemaspresentados por el DAC de resistencias ponderadas. Laidea es redisenar la red de resistencias como se muestra enla Fig. 4.

1Ver especificaciones del D/A

Fig. 4. Conversor R-2R de 4 bits

Una red como esta logra el peso apropiado para cada bit,utilizando unicamente resistencias de 2 valores (R y 2R).Apliquemos el principio de superposicion para ver cual esla salida si la entrada es un 1 en el i−esimo bit y un 0logico en las restantes, como se indica en la Fig. 5.

Fig. 5. Analisis del DAC R-2R de n bits

Es facil ver que la resistencia vista desde el punto A,tanto hacia la izquierda como a la dercha es 2R, indepen-dientemente de que i se trate. Por lo tanto, la resistenciatotal vista desde A es R. El voltaje en dicho punto es

entoncesVref

3. (Ver Fig. 6)

Fig. 6. Resistencia vista desde el punto A.

De manera similar, la resistencia vista hacia la derecha,desde el nodo siguiente a A es R (ver Fig. 7). Por lo tanto,

el voltaje en ese nodo esVref

312.

Repitiendo este razonamiento para los nodos siguientesse llega a que en el punto B, la tension es:

Vref

3

(1

2(n−i)

)

Luego:

Vout = −RfVref

3R

(1

2(n−i)

)

Generalizando para una entrada cualquiera

3

Fig. 7. Resistencia vista desde el nodo siguiente a A.

[bn−1, bn−2, . . . , b0], la salida es:

Vout = −n−1∑

i=0

RfVref

3R

(bi

2(n−i)

)= −RfVref

3R (2n)

n−1∑

i=0

bi2i

Si definimos D =n−1∑i=0

bi2i (peso binario de la palabra) y

Rf = 3R:

Vout = −D

2nVref

Es importante resaltar que nuevamente la tension a la sal-ida es proporcional al peso binario de la palabra de entrada.

B. Ventajas y Desventajas

Como ya vimos, la implementacion con escalera R-2Rsoluciona muchos de los inconvenientes que presentaba lared de resistencias ponderadas. En particular, precisa detan solo dos valores de resistencias distintas. Es sin em-bargo mas lento que el otro conversor.

Si bien hasta ahora hemos despreciado la no idealidadde los conmutadores, estos juegan un papel fundamental almomento del diseno del DAC, pues afectan el Settling Timede manera considerable. No es lo mismo utilizar conmuta-dores excitados por tension que por corriente. Los ultimos,debido a propiedades de los transistores, conmutan masrapido. Sin embargo, dado que no por todos los conmu-tadores circula la misma corriente, es necesario escalarlospara lograr una buena exactitud. Los conmutadores con-trolados por tension, a pesar de ser mas lentos, carecen deeste problema, ya que todos estan sometidos a la misma

tensionVref

3.

V. Especificaciones del conversor D/A

Para una aplicacion efectiva de los conversores digital-analogicos es preciso conocer y saber interpretar las es-pecificaciones de los mismos, ya que ponen de manifiesto

las limitaciones ası como las verdaderas prestaciones, queen muchos casos difieren considerablemente de la ideali-dad. A continuacion presentamos una descripcion de lasespecificaciones mas importantes.

LSB (Lease Significant Bit)

Bit menos significativo de una palabra digital

MSB (Most Significant Bit)

Bit mas significativo de una palabra digital

Resolution (Resolucion)

Es el incremento analogico mas pequeno, correspondi-ente a la tension asociada al LSB. Para los conversores, laresolucion generalmente esta expresada en bits, donde elnumero de niveles analogicos es 2n.

Gain Error (Error en ganancia)

Es la diferencia entre la tension de salida esperada, cor-respondiente a una entrada de fondo de escala, y la tensionreal obtenida.

Monotonicity (Monotonicidad)

Un DAC es monotono si un incremento de la entradadigital, resulta en un incremento en la salida analogica.Cuando un numero grande de bits cambian de valor (porej. de 0111 a 1000) es probables que el voltaje de salidadecaiga a pesar que la entrada digital se incremento. Estoes debido a posibles errores asociados a las desviaciones encada una de las resistencias.

Offset Error (Error de Offset)

Es el voltaje a la salida cuando el valor de la entradadebiera dar una salida de cero volt. Este valor afecta porigual a todas las entradas. Usualmente se mide en terminosdel LSB.

Velocidad de Conversion

Es el maximo numero de palabras digitales que el DACpuede convertir por unidad de tiempo.

Settling Time (Tiempo de Establecimiento)

Fig. 8. Settling Time

4

Es el tiempo que demora la salida en llegar a ± 12 LSB

(u otro criterio de tolerancia), de un cierto valor impuestopor un cambio a la entrada.

Es un parametro que depende de la velocidad con la queel amplificador operacional responde a cambios en su en-trada y con la que las llaves pueden cambiar de estado.El Slew Rate del amplificador es quien determina cuantotiempo debe pasar para que la salida sea valida. En gen-eral, al aumentar la resolucion (numero de bits), aumentael Settling time. El rango de valores usual es del orden delos ns a los µs

Slew-rate

Es la maxima pendiente de la salida ante una con-mutacion del codigo de entrada. Su efecto es mas noto-rio en las transiciones grandes (o a fondo de escala). Engeneral, se debe al amplificador, y no a la red.

Sobrepico y glitch

El sobrepico es el resultado de una respuesta subamor-tiguada en el amplificador. El glitch es un efecto dadoporque las llaves no conmutan instantaneamente ni si-multaneamente. Por ejemplo, en un DAC de 8 bits, alpasar del codigo 127 al 128 en la entrada, podrıa haber unmomento en que todas las llaves conducen (es decir que seencienda la que corresponda al MSB antes de apagarse lasrestantes), o viceversa. El resultado es un pico de tensioncorto (de uno u otro signo) pero de gran amplitud, comose ve en la Fig. 9. Este pico podrıa atenuarse debido alslew-rate del amplificador de salida.

Fig. 9. Fenomeno de glitch en la conmutacion entre dos valores queimplican el cambio simultaneo de muchos bits.

El glitch puede eliminarse con un deglitcher, circuito queconsiste esencialmente en un sample and hold que valida eldato convertido recien un tiempo despues del cambio.

Diferential Nonlinearity - DNL (No Linealidad Diferencial)

Idealmente, dos entradas digitales adyacentes difieren ala salida en 1 LSB. La DNL es una medida del peor casode la desviacion del salto esperado de 1 LSB. Por ejemplo,un DAC con un cambio a la salida de 1.5 LSB para uncambio a la entrada correspondiente a 1 LSB, presenta unDNL de 1

2LSB. La DNL se puede expresar en terminos delLSB, o como un porcentaje del fondo de escala. Un DNLmayor a 1 LSB podrıa producir resultar en una funcion detransferencia del DAC no monotona.

Integral Nonlinearity - INL (No Linealidad Integral)

Es el peor caso de la desviacion con respecto a la rectaque une los puntos de voltaje maximo y mınimo a la salida.Se expresa en funcion de los mismos parametros que elDNL.

Desviaciones Termicas

Cada uno de los parametros anteriores es susceptible decambiar con la temperatura, por ejemplo el INL o el GainError. Estas desviaciones se especifican en % del fondo deescala nominal por oC.

VI. Ejemplos de aplicaciones usuales

A. DCP (Digitally Controlled Pot)

Un conversor D/A multiplicativo puede utilizarse comopotenciometro digital, el cual puede ser controlado desdeun microprocesador, como se muestra en la Fig. 10.

Fig. 10. Potenciometro controlado digitalmente

Se observa que la salida es:

Vo = −D

2nVref

por lo que la tension de salida es proporcional a D.

B. Amplificador de ganancia contralada

Si el conversor es multiplicativo, puede utilizarse la en-trada Vref como una entrada de senal, y entonces la ganan-cia sera proporcional al dato digital de entrada al conver-sor. De esta manera se obtiene un amplificador de gananciacontrolada, siendo el circuito identico al del potenciometrodigital.

C. Resistencia programable

Por ultimo, comentaremos la inclusion de un DAC en uncircuito con el fin de implementar una resistencia contro-lada digitalmente. El esquema del circuito se muestra enla Fig. 11.

Para calcular la resistencia vista veamos cuanto vale elcociente Vin

Iin. Por simetrıa,

V1 =Vin −DVin

2= Vin

(1−D

2

)

En el amplificador en configuracion no inversora, se cumple:

V2 = 2V1 = Vin (1−D)

5

Luego,

Vin − V2 = RxIin ⇒ Vin − Vin (1−D) = RxIin

Entonces:Vin

Iin=

Rx

D

Por lo tanto el valor de la resistencia vista depende inver-samente de D.

Fig. 11. Resistencia controlada digitalmente, implementada medi-ante un DAC multiplicativo.

Esta configuracio permite un control lineal de la re-sistencia mediante un conversor multiplicativo de 14 bits(AD7538). Las aplicaciones de este circuito incluyen gen-eracion de resistores de valores precisos, multivibradoresmonoestables y cargas de voltaje controlado.

VII. Analisis de un Artıculo

El artıculo que analizaremos es una Application Notede la empresa Analog Devices. El mismo explica el fun-cionamiento de una familia de conversores D/A no linealesllamados LOGDACs, que son fabricados exclusivamentepor dicha empresa. Algunos de estos dispositivos son elAD7111, AD7115 y AD7118.

La mejor manera de visualizar que hace exactamente unLOGDAC es estudiar su comportamiento en una configu-racion DCP, y compararlo con un potenciometro clasico de3 terminales y otro DCP implementado mediante un DACde salida lineal.

Cualquiera de estos circuitos tienen salida de la forma:Vout = αVin, donde α es el factor de atenuacion (0 6 α 61).

En el caso del potenciometro de 3 terminales (Ver Fig.12(a)), la salida sera

Vout =(

R1

R1 + R2

)Vin

Por lo tanto α = R1R1+R2

. El voltaje a la salida es propor-cional al valor de R1.

Si en cambio usamos el DAC con salida lineal como enla Fig. 12(b),

Vout = −D

2nVin

Fig. 12. (a) Potenciometro de 3 terminales, (b) DCP, implementadomediante un DAC multiplicativo lineal, (c) DCP, implementadomediante un LOGDAC.

siendo D y n los parametros anteriormente definidos. Eneste caso la salida esta invertida y α = D

2n . La resoluciones por lo tanto una parte en 2n (1 LSB). Despreciando losefectos de la DNL, la resolucion es la misma para todos lospuntos de la funcion de transferencia. Es aquı donde radicala principal diferencia con el circuito implementado con elLOGDAC, pues para este la resolucion es proporcional alvalor de la tension, y no al fondo de escala. En la Fig.12(c) se muestra esta configuracion.

Vout = −a−rD20 Vin

Entonces α = a−rD20 , donde a es una base elegida segun

la aplicacion (generalmente a = 10), y r es la resolucionen decibeles del LOGDAC. Despejando de esta ultimaecuacion:

20 log10 α = −rD ⇒ αdB = −rD

Por lo tanto, un aumento en una unidad de D causa unaatenuacion de −rdB en la salida. En la Fig. 13 se observala funcion de transferencia del circuito.

Fig. 13. Funcion de transferencia del LOGDAC.

A modo ilustrativo, la siguiente tabla muestra valores delos parametros r y D:

6

Modelo rdB DAD7111 0.375 6 239AD7115 0.1 6 199Ad7118 1.5 6 59

En cuanto a los otros parametros, comentaremos sola-mente los del LOGDAC AD7111, pues tanto el AD7115,como el AD7118 han quedado obsoletos y no se fabricanmas.

Especificaciones del AD7111

Fig. 14. Diagrama de bloque representativo del AD7111

El AD7111 (Ver Fig. 14) es un conversor D/A multi-plicativo de la familia LOGDAC, con tecnologıa CMOS.Trabaja alimentado por una fuente de 5 V, siendo el Vref

maximo de 10 V. El rango de atenuacion es desde 0 dBhasta 88.5 dB, en pasos de 0.375 dB (resolucion). El gradode atenuacion es determinado por una palabra de entradade 8 bits, que es decodificada en otra de 17 bits, con el finde lograr el escalado logarıtmico. Luego, esta palabra esaplicada a un DAC R-2R de 17 bits. Operando a 25oC,el conversor es monotono y su settling time es de 3µs. Encuanto al error en ganancia, el maximo es de 0.1 dB. Dadoque la funcion de transferencia no es lineal, no se puedendefinir los parametros INL y DNL.

Es importante destacar que el integrado (ası como lamayorıa de los DACs) no incluye la etapa de amplificaciona la salida. De esta manera se logra un espectro mas grandede configuraciones posibles. Se muestra en la Fig. 15 unaconfiguracion tıpica del DAC, a modo de ejemplo.

Fig. 15. El AD7111 en una configuracion tıpica.

VIII. Conclusiones

A lo largo de la monografıa, se han introducido las no-ciones basicas de funcionamiento y manejo de los conver-sores digitales analogicos. Se ha visto como la configuracionR-2R soluciona algunos inconvenientes que aparecen en lared de resistencias ponderadas. Fundamentalmente, reduceel rango de valores de resistencias necesarias, lo cual facilitasu realizacion.

Por otro lado, las aplicaciones presentadas describen lafuncionalidad de los DACs como controladores digitales,agregandose a las conocidas aplicaciones de audio y video.

El avance dıa a dıa de la tecnologıa digital, ha creadonuevos conversores D/A que poco tienen que ver con lospresentados aquı. Sin embargo, los principios de fun-cionamiento siguen siendo los mismos.

Referencias

1. The Engineering Staff of Analog Devices:”Analog-Digital Conversion Handbook”,PRENTICE HALL,1986.

ISBN:0-13-032848-0

2. ”Understanding LOGDACs”, Application Note AN-208from Analog Devices.www.analog.com/UploadedFiles/Application Notes/8003462AN208.pdf

3. ”AD7111/AD7111 Logarithmic D/A Converter DataSheet”, Analog Devices.www.analog.com/UploadedFiles/Data Sheets/276050258ad7111 A 0.pdf

4. ”ADC and DAC Glossary”, Maxim.www.maxim-ic.com/appnotes.cfm/appnote number/641

5. Albert OGrady:”EDN Magazine-Multiplying DAC makes programmableresistor”, Analog Devices Inc, Limerick, Ireland.www.ednmag.com

Alejandro Pini nacio en Montevideo, Uruguay,el 25 de agosto de 1981. Curso sus estudios pri-marios y secundarios en La Escuela y Liceo El-bio Fernandez egresando en 1999. Ingreso a laFacultad de Ingenierıa en el ano 2000. Actual-mente esta cursando el septimo semestre de lacarrera de Ing. Electricista.

Gonzalo Sanguinetti nacio en Montevideoel 1ro de julio de 1982. Curso sus estudiosprimarios en la Escuela Nro. 2 Republica Ar-gentina y en el Colegio Nuestra Senora delHuerto y secundarios en La Escuela y Liceo El-bio Fernandez egresando en 1999. Ingreso a laFacultad de Ingenierıa en el ano 2000. Actual-mente esta cursando el septimo semestre de lacarrera de Ing. Electricista.