control predictivo de estados finitos basado en modelos
TRANSCRIPT
Instituto Tecnológico y de Estudios Superiores de Monterrey
Campus Monterrey
Escuela de Ingeniería y Ciencias
Control Predictivo de Estados Finitos Basado en Modelos aplicado en un
Inversor Cuasi-Fuente Impedancia
Tesis presentada por:
Omar Romero Sahagún
sometida a la
Escuela de Ingeniería y Ciencias
como requisito parcial para obtener el grado académico de
Maestro en Ciencias con especialidad en
Ingeniería Energética
Monterrey, Nuevo León, 16 de Mayo de 2017
Instituto Tecnológico y de Estudios Superiores de Monterrey
Campus Monterrey
Escuela de Ingeniería y Ciencias
Los miembros del comité aquí citados certificamos que hemos leído la tesis presentada por
Omar Romero Sahagún y consideramos que es adecuada en alcance y calidad como un
requisito parcial para obtener el grado de Maestro en Ciencias con especialidad en
Ingeniería Energética,
_______________________
Dr. Manuel Eduardo Macías García
Tecnológico de Monterrey
Escuela de Ingeniería y Tecnologías de Información
Asesor principal
_______________________
Dr. Osvaldo Miguel Micheloud Vernackt
Tecnológico de Monterrey
Escuela de Ingeniería y Tecnologías de Información
Miembro del comité
_______________________
Dr. Fernando Martell Chávez
Centro de Investigaciones en Óptica, A.C.
Unidad Aguascalientes
Miembro del comité
_______________________
Dr. Rubén Morales Menéndez
Director Nacional de Posgrado
Escuela de Ingeniería y Ciencias
Monterrey Nuevo León, 16 de Mayo de 2017
Declaración de autoría
Yo, Omar Romero Sahagún, declaro que esta tesis titulada, ‘Control Predictivo de Estados
Finitos Basado en Modelos aplicado en un Inversor Cuasi-Fuente Impedancia’, y el trabajo
que se presenta en ella es de mi autoría. Adicionalmente, confirmo que:
Realice este trabajo en su totalidad durante mi candidatura al grado de maestro en
esta universidad.
He dado crédito a cualquier parte de esta tesis que haya sido previamente sometida
para obtener un grado académico o cualquier otro tipo de titulación en esta o
cualquier otra universidad.
He dado crédito a cualquier trabajo previamente publicado que se haya consultado
en esta tesis.
He citado el trabajo consultado de otros autores, y la fuente de donde los obtuve.
He dado crédito a todas las fuentes de ayuda utilizadas.
He dado crédito a las contribuciones de mis coautores, cuando los resultados
corresponden a un trabajo colaborativo.
Esta tesis es enteramente mía, con excepción de las citas indicadas.
___________________________
Omar Romero Sahagún
Monterrey Nuevo León, 16 de Mayo de 2017
@2017 por Omar Romero Sahagún
Todos los derechos reservados
Dedicatoria
A mis padres, quienes me han apoyado a lo largo de mi formación personal y académica
y me inspiran a siempre dar lo mejor de mí. Este logro también es suyo.
A mi familia, de quienes me regocijo con buenos recuerdos, amor y apoyo en todo
momento.
Agradecimientos
A mi asesor, el Dr. Manuel Eduardo Macías García, por su apoyo y motivación
constante, por compartir su valioso conocimiento y por depositar su confianza en mí para el
desarrollo de esta tesis.
A mi sinodal, el Dr. Fernando Martell Chávez, por compartir sus ideas y por su
importante apoyo en este proyecto, junto con su conocimiento para la mejora de este
trabajo.
A mis profesores, en especial al Dr. Osvaldo Miguel Micheloud Vernackt, el Dr.
Federico Viramontes Brown y el Dr. Armando Rafael Llamas Terrés, por transmitirme su
pasión por la enseñanza, llevar sus clases más allá del deber académico para proporcionar
la mejor experiencia y motivarme a querer alcanzar metas cada vez más altas.
A mi novia Linda, por toda su confianza y apoyo incondicional, así como por todos los
momentos felices que me has brindado.
A mis compañeros y amigos: Iván Solís, Sheryl Reséndez, Lorena Berrón, Agustín
Carranza, Miguel Mex, Mía Lara, Carlos Pérez, Lupita Zárate, David Lizarraga, David
Palomo, Ilithya Ríos, Leonel Sánchez, Sebastían Estrada, Luis Mota, Fernando Elizondo y
todos mis amigos del Consorcio. Quienes enriquecieron la experiencia de este proceso.
Control Predictivo de Estados Finitos Basado en Modelos aplicado en un
Inversor Cuasi-Fuente Impedancia
por
Omar Romero Sahagún
Resumen
Actualmente la presencia de convertidores electrónicos de potencia es imperativa para
el uso y desarrollo de tecnologías en fuentes de energías renovables, como la fotovoltaica y
eólica. Por otro lado, el uso de los convertidores electrónicos de potencia siempre va de la
mano de una estrategia de control. Esta estrategia permite determinar cómo deben ser
conmutados los diferentes interruptores electrónicos del convertidor para controlar el flujo
de la energía. De igual forma, el manejo de los convertidores requiere de la integración de
muchos conocimientos de ingeniería, tales como el control de la misma carga, como puede
ser una máquina eléctrica o una red eléctrica, la adquisición de parámetros físicos, el
acondicionamiento de señales y el diseño de interfaces de potencia y circuitos de sensado,
así como el uso y programación de microcontroladores, FPGA u otros dispositivos para la
implementación de la estrategia de control, entre otros.
El presente trabajo detalla la implementación de la estrategia de “Control Predictivo de
Estados Finitos Basado en Modelos” (FCS-MPC) en un convertidor electrónico de potencia
denominado “Inversor Cuasi-Fuente Impedancia” (QSZI) para controlar la corriente en una
carga trifásica del tipo inductiva/resistiva. Para lograr esto, se describe el análisis de las
características de funcionamiento del QZSI, así como las ecuaciones que permiten
desarrollar un modelo del mismo para ser utilizado por la estrategia de control. De igual
forma, se presenta el análisis del principio de funcionamiento del FCS-MPC, así como los
algoritmos que se implementan para el control de corriente aplicado primero en un inversor
trifásico de voltaje y posteriormente en un QZSI. El trabajo es validado primero a través de
simulaciones computacionales y posteriormente es probado en experimentos de medición
donde se observa el comportamiento de los parámetros eléctricos del QZSI. Finalmente se
concluye el trabajo con el análisis de los resultados obtenidos.
Lista de figuras Figura 1.1: Chopper elevador de voltaje. ............................................................................................ 4
Figura 1.2: Inversor de voltaje (VSI). ................................................................................................. 5
Figura 1.3: (a) Ejemplo de señal sinusoidal de referencia y señal triangular portadora, (b) voltaje de
salida con PWM con conmutación por voltaje unipolar. .................................................................... 7
Figura 1.4: ZSI alimentado por voltaje y corriente de entrada discontinua. ....................................... 8
Figura 1.5: QZSI alimentado por voltaje y corriente de entrada continua. ......................................... 9
Figura 2.1: Circuito equivalente del QZSI en estado Shoot-Through. .............................................. 12
Figura 2.2: Circuito equivalente del QZSI en estado Shoot-Through. .............................................. 13
Figura 2.3: Circuito de la red de impedancias con valores................................................................ 20
Figura 2.4: Circuito monofásico de filtro LCL con amortiguamiento pasivo. .................................. 22
Figura 2.5: Inversor formado por interruptores ideales (izquierda) e implementado con IGBT
(derecha). ........................................................................................................................................... 25
Figura 2.6: IGBT comercial G4PC50UD de International Rectifier (izquierda) y esquemático
equivalente (derecha). ....................................................................................................................... 25
Figura 3.1: Diagrama esquemático de la interfaz de potencia. .......................................................... 28
Figura 3.2: Diagrama de circuito impreso de la interfaz de potencia. ............................................... 28
Figura 3.3: Imagen de la interfaz de potencia. .................................................................................. 29
Figura 3.4: Circuito de acondicionamiento de la señal de voltaje. .................................................... 30
Figura 3.5: Diagrama de circuito impreso del sensor de voltaje. ...................................................... 30
Figura 3.6: Circuito de acondicionamiento de la señal de corriente. ................................................ 32
Figura 3.7: Diagrama de circuito impreso del sensor de voltaje. ...................................................... 32
Figura 3.8: Single-Board RIO-9606 .................................................................................................. 33
Figura 3.9: Conectores del Controlador de Inversores de Propósito General (GPIC) 9683 ............ 34
Figura 3.10: Conexión para utilizar una salida digital tipo sinking ................................................... 35
Figura 3.11: Modulación simple de señal a T=54 μseg para observar tiempos muertos. ................. 35
Figura 3.12: Medición de tiempo muerto de señal a T=54 μseg. ..................................................... 36
Figura 3.13: Acondicionamiento por software de sensores .............................................................. 37
Figura 4.1: Características de convertidores de potencia y drives que hacen del MBCP una solución
natural [26]. ....................................................................................................................................... 38
Figura 4.2: Clasificación de los métodos de control predictivo utilizados en convertidores
electrónicos de potencia y sus características [26]. .......................................................................... 39
Figura 4.3: Esquema general del control predictivo basado en modelos (MPC). ............................. 40
Figura 4.4: Modo de operación ideal del control predictivo [26]...................................................... 42
Figura 4.5: Respuesta real del control predictivo operando de modo ideal [26]. ............................. 42
Figura 4.6: Operación del FCS-MPC utilizando dos pasos de ventaja [26]. .................................... 43
Figura 4.7: Ejemplo de algoritmo “Branch and Bound” [27]. .......................................................... 46
Figura 4.8: Convención de señales de disparo para un VSI. ............................................................. 46
Figura 4.9: Estados y cálculo de vectores de voltaje en VSI (izquierda), vectores de voltaje en el
plano real-imaginario (derecha). ....................................................................................................... 47
Figura 4.10: Control de corriente en VSI implementando FCS-MPC en carga RL .......................... 48
Figura 4.11: Ejemplo de referencia de corriente y sus posibles soluciones aplicando FCS-MPC [28].
........................................................................................................................................................... 50
Figura 4.12: Referencias vectoriales en el tiempo (superior) y en el plano real-imaginario (inferior)
y su posible solución aplicando FCS-MPC [15]. .............................................................................. 51
Figura 4.13: Diagrama de flujo del controlador ................................................................................ 52
Figura 4.14: Convención de señales de disparo para un QZSI.......................................................... 54
Figura 4.15: Control de corriente en QZSI implementando FCS-MPC en carga RL ....................... 55
Figura 4.16: Diagrama de flujo del controlador. ............................................................................... 59
Figura 4.17: Diagrama de flujo del controlador optimizado. ............................................................ 60
Figura 4.18: Diagrama de flujo del controlador optimizado considerando dos pasos de ventaja. .... 62
Figura 5.1: Display de simulación de inversor trifásico con carga RL en GeckoCIRCUITS. .......... 64
Figura 5.2: Simulación de control de corriente con carga RL en GeckoCIRCUITS. ....................... 64
Figura 5.3: Respuesta del convertidor ante cambio de referencia de corriente en la carga. .............. 65
Figura 5.4: Frecuencias de conmutación en tres fases y promedio con K=0. ................................... 65
Figura 5.5: Frecuencias de conmutación en tres fases y promedio con K=0.008. ............................ 66
Figura 5.6: Panel frontal de simulación de control de corriente con carga RL en
Multisim/LabVIEW. ......................................................................................................................... 67
Figura 5.7: Diagrama de bloques de control de corriente con carga RL en Multisim/LabVIEW. .... 67
Figura 5.8: Modelación del circuito eléctrico y carga RL en Multisim. ........................................... 68
Figura 5.9: Esquema de modulación SBC. ....................................................................................... 69
Figura 5.10: Display de simulación de QZSI implementando SBC en GeckoCIRCUITS. .............. 69
Figura 5.11: Esquema de modulación SBC implementado. .............................................................. 70
Figura 5.12: Corrientes en carga RL utilizando SBC. ....................................................................... 70
Figura 5.13: Voltajes y corrientes en la red de impedancias utilizando SBC. .................................. 71
Figura 5.14: Display de simulación del QZSI implementando FCS-MPC optimizado considerando
dos pasos de ventaja en GeckoCIRCUITS. ....................................................................................... 72
Figura 5.15: Voltajes y corrientes en estado estable en elementos de la red de impedancias. ......... 72
Figura 5.16: Corrientes en carga RL utilizando FCS-MPC optimizado y dos pasos de ventaja. ...... 73
Figura 5.17: Respuesta del convertidor ante cambio de referencia de corriente en la carga. ............ 73
Figura 5.18: Respuesta del convertidor en red de impedancias ante cambio de referencia de
corriente de la carga. ......................................................................................................................... 74
Figura 5.19: Corrientes en carga RL utilizando FCS-MPC tradicional. ........................................... 75
Figura 5.20: Voltajes y corrientes en estado estable en elementos de la red de impedancias. ......... 75
Figura 5.21: Corrientes en carga RL utilizando FCS-MPC tradicional con k1=k2=0. ..................... 76
Figura 5.22: Voltajes y corrientes en estado estable en elementos de la red de impedancias con
k1=k2=0. ........................................................................................................................................... 76
Figura 6.1: Corriente de salida en el inversor trifásico con señal de referencia de amplitud 1A. ..... 77
Figura 6.2: Corriente de salida en el inversor trifásico con señal de referencia de amplitud 0.5A. .. 78
Figura 6.3: Corriente de salida en el inversor trifásico con señal de referencia de amplitud 2A. ..... 78
Figura 6.4: Transitorio a la salida del convertidor ante cambio de la señal de referencia. ............... 78
Figura 6.5: Corriente en la resistencia de amortiguamiento. ............................................................. 79
Figura 6.6: Corriente en la resistencia de amortiguamiento. ............................................................. 79
Figura 6.7: Corriente de salida en el inversor trifásico con señal de referencia de amplitud 0.5 A sin
filtro LCL. ......................................................................................................................................... 80
Figura 6.8: Corriente de salida en el inversor trifásico con señal de referencia de amplitud 1A sin
filtro LCL. ......................................................................................................................................... 80
Figura 6.9: Corriente de salida en el inversor trifásico con señal de referencia de amplitud 2A sin
filtro LCL. ......................................................................................................................................... 80
Figura 6.10: Transitorio a la salida del convertidor ante cambio de la señal de referencia sin filtro
LCL. .................................................................................................................................................. 81
Figura 6.11: Ruido periódico observado en las señales de corriente a la salida del convertidor. ..... 81
Figura 6.12: Ruido observado en las señales de corriente a la salida del convertidor. ..................... 82
Figura 6.13: Voltajes en los capacitores C1 (ch1) y C2 (Ch2) de la red de impedancia y DC-link
(Ch3) obtenidos en primera prueba. .................................................................................................. 83
Figura 6.14: Corrientes de las fases a, b y c (Ch1, Ch2, Ch3 respectivamente) y corriente en la
inductancia L1 (Ch4) obtenidos en primera prueba. ........................................................................ 83
Figura 6.15: Voltajes en los capacitores C1 (ch1) y C2 (Ch2) de la red de impedancia y DC-link
(Ch3) obtenidos en segunda prueba. ................................................................................................. 84
Figura 6.16: Corrientes de las fases a, b y c (Ch1, Ch2, Ch3 respectivamente) y corriente en la
inductancia L1 (Ch4) obtenidos en segunda prueba. ........................................................................ 84
Figura 6.17: Corrientes de las fases a, b y c (Ch1, Ch2, Ch3 respectivamente) y corriente en la
inductancia L1 (Ch4) utilizando FCS-MPC optimizado y considerando dos pasos de ventaja.
Amplitud corriente de referencia: 1 A. .............................................................................................. 85
Figura 6.18: Voltajes en los capacitores C1 (ch1) y C2 (Ch2) de la red de impedancia y DC-link
(Ch3) utilizando FCS-MPC optimizado y considerando dos pasos de ventaja. Amplitud corriente de
referencia: 1 A. .................................................................................................................................. 86
Figura 6.19: Corrientes de las fases a, b y c (Ch1, Ch2, Ch3 respectivamente) y corriente en la
inductancia L1 (Ch4) utilizando FCS-MPC optimizado y considerando dos pasos de ventaja.
Amplitud corriente de referencia: 1.6 A. ........................................................................................... 86
Figura 6.20: Voltajes en los capacitores C1 (ch1) y C2 (Ch2) de la red de impedancia y DC-link
(Ch3) utilizando FCS-MPC optimizado y considerando dos pasos de ventaja. Amplitud corriente de
referencia: 1.6 A. ............................................................................................................................... 87
Figura 6.21: Espectro armónico de la corriente en la fase A con amplitud de referencia en corriente
de 1 A. ............................................................................................................................................... 87
Figura 6.22: Espectro armónico de la corriente en la fase B con amplitud de referencia en corriente
de 1 A. ............................................................................................................................................... 88
Figura 6.23: Espectro armónico de la corriente en la fase C con amplitud de referencia en corriente
de 1 A. ............................................................................................................................................... 88
Figura 6.24: Corrientes de las fases a, b y c (Ch1, Ch2, Ch3 respectivamente) y corriente en la
inductancia L1 (Ch4) utilizando FCS-MPC tradicional. Amplitud corriente de referencia: 1 A con
k1=k2=k3=0. ..................................................................................................................................... 89
Figura 6.25: Corrientes de las fases a, b y c (Ch1, Ch2, Ch3 respectivamente) y corriente en la
inductancia L1 (Ch4) utilizando FCS-MPC tradicional. Amplitud corriente de referencia: 2 A con
k1=k2=k3=0. ..................................................................................................................................... 90
Figura 6.26: Transitorio a la salida del convertidor ante cambio de la señal de referencia de 1 a 2 A.
........................................................................................................................................................... 90
Figura 6.27: Voltajes en los capacitores C1 (ch1) y C2 (Ch2) de la red de impedancia y DC-link
(Ch3) utilizando FCS-MPC optimizado y considerando dos pasos de ventaja. Amplitud corriente de
referencia: 2 A. .................................................................................................................................. 91
Lista de tablas
Tabla 1.1: Estados válidos de un VSI. ................................................................................................ 6
Tabla 2.1: Posibles conmutaciones del estado ST. ............................................................................ 13
Tabla 2.2: Voltajes y corriente máximos en el QZSI. ....................................................................... 17
Tabla 2.3: Valores de los componentes que conforman al QZSI. ..................................................... 18
Tabla 2.4 Voltajes y corrientes máximos de operación del QZSI. .................................................... 20
Tabla 2.5: Parámetros del convertidor usados para diseño del filtro LCL. ....................................... 22
Tabla 2.6: Características de conmutación de IGBT G4PC50UD. ................................................... 26
Tabla 3.1: Pruebas realizadas a sensores de voltaje .......................................................................... 31
Tabla 3.2: Pruebas realizadas a sensores de corriente ....................................................................... 33
Tabla 4.1: Estados válidos de un QZSI ............................................................................................. 53
Tabla 4.2: Estados del QZSI a utilizar en el controlador .................................................................. 53
Tabla 4.3: Comparación entre estrategias de control FCS-MPC tradicional y optimizado. ............. 61
Contenido
1. Capítulo 1. Introducción .............................................................................................................. 1
1.1 Perspectiva general .............................................................................................................. 1
1.2 Definición del problema ...................................................................................................... 2
1.3 Objetivos ............................................................................................................................. 3
1.4 Hipótesis .............................................................................................................................. 3
1.5 Marco teórico general .......................................................................................................... 4
1.5.1. Convertidores electrónicos de potencia convencionales ................................................... 4
1.5.2. Técnicas de modulación aplicadas a inversores ................................................................ 6
1.5.3. Inversor Fuente Impedancia (ZSI) .................................................................................... 8
1.5.4. Inversor Cuasi-Fuente Impedancia (QZSI) ....................................................................... 9
1.5.5. Estrategia de conmutación ................................................................................................ 9
1.6 Justificación ....................................................................................................................... 11
2. Capítulo 2. Inversor Cuasi-Fuente Impedancia (QZSI) ............................................................ 12
2.1 Principio de funcionamiento ............................................................................................. 12
2.1.1 Análisis del QZSI en estado “Shoot-Through” ......................................................... 12
2.1.2 Análisis del QZSI en estado “Non-Shoot-Through” ................................................ 13
2.1.3 Análisis del QZSI en estado estable ......................................................................... 14
2.2 Análisis de características y rediseño del QZSI ................................................................ 18
2.3 Filtro LCL ......................................................................................................................... 21
2.3.1 Análisis de características y diseño del filtro LCL .................................................... 22
2.4 Inversor de voltaje trifásico ............................................................................................... 25
3. Capítulo 3. Acondicionamiento, adquisición y procesamiento de variables físicas .................. 27
3.1 Interfaz de potencia ........................................................................................................... 27
3.2 Sensores de voltaje ............................................................................................................ 29
3.3 Sensores de corriente ......................................................................................................... 31
3.4 Controlador ....................................................................................................................... 33
3.5 Acondicionamiento de señales por software ..................................................................... 36
4. Capítulo 4. Control Predictivo de Estados Finitos Basado en Modelos (FCS-MPC) ............... 38
4.1 Principio básico de funcionamiento .................................................................................. 39
4.1.1 Principio de operación del FCS-MPC .............................................................................. 40
4.1.2 Factores de peso en la función de costo ........................................................................... 44
4.2 Control de corriente en inversor trifásico con carga RL ................................................... 46
4.2.1 Modelo del convertidor .................................................................................................... 46
4.2.2 Modelo de la carga ........................................................................................................... 47
4.2.3 Definición de la función de costo ..................................................................................... 49
4.2.4 Implementación de la estrategia de control ...................................................................... 50
4.3 Control de corriente en QZSI con carga RL ...................................................................... 53
4.3.1 Modelo del convertidor .................................................................................................... 53
4.3.2 Modelo de la carga ........................................................................................................... 57
4.3.3 Definición de la función de costo ..................................................................................... 57
4.3.4 Implementación de la estrategia de control ...................................................................... 58
4.3.5 Optimización de la estrategia de control considerando dos pasos de ventaja .................. 58
5. Capítulo 5. Simulaciones ........................................................................................................... 63
5.1 Control de corriente en un inversor trifásico con carga RL en GeckoCIRCUITS ............ 63
5.2 Control de corriente en un inversor trifásico con carga RL en Multisim/LabVIEW ........ 66
5.3 Control de QZSI con Simple Boost Control (SBC) .......................................................... 68
5.3.1 Principio de funcionamiento SBC .................................................................................... 68
5.3.1 Simulación en GeckoCIRCUITS ..................................................................................... 69
5.4 Control de QZSI con FCS-MPC optimizado considerando dos pasos de ventaja ............. 71
5.5 Control de QZSI con FCS-MPC tradicional ..................................................................... 74
6. Capítulo 6. Experimentos y resultados ...................................................................................... 77
6.1 Resultados del FCS-MPC para control de corriente en inversor trifásico con carga RL .. 77
6.2 Resultados del SBC para validación de red de impedancia .............................................. 82
6.3 Resultados del FCS-MPC optimizado considerando dos pasos de ventaja para control de
corriente en QZSI con carga RL ................................................................................................... 84
6.4 Resultados del FCS-MPC tradicional en QZSI con carga RL .......................................... 89
7. Capítulo 7. Conclusiones ........................................................................................................... 92
Anexo 1: Programación en Java sección 5.1 ..................................................................................... 94
Anexo 2: Programación en LabVIEW sección 5.2 ........................................................................... 96
Anexo 3: Programación en Java sección 5.3 ..................................................................................... 99
Anexo 4: Programación en Java sección 5.4 ................................................................................... 102
Anexo 5: Programación en Java sección 5.5 ................................................................................... 106
Anexo 6: Programación del FPGA sección 6.1 ............................................................................... 110
Anexo 7: Programación del FPGA sección 6.2 ............................................................................... 114
Anexo 8: Programación del FPGA sección 6.3 ............................................................................... 116
Anexo 9: Programación del FPGA sección 6.4 ............................................................................... 122
Anexo 10: Esquemas del sistema. ................................................................................................... 126
Anexo 11: Prueba en inductancias. ................................................................................................. 128
Bibliografía ..................................................................................................................................... 130
Curriculum Vitae ............................................................................................................................. 132
1
1. Capítulo 1. Introducción
1.1 Perspectiva general
A lo largo del último siglo, la sociedad ha dependido mayormente del consumo de
combustibles fósiles para poder interactuar con su medio. Actualmente la disminución de
los recursos fósiles para generación de energía, el crecimiento de la demanda eléctrica y los
problemas ambientales generados por las fuentes de energía convencional le han dado a la
sociedad un mayor interés por la utilización de fuentes de energía renovable. Esta transición
ha orillado a la comunidad científica a realizar innovación constante en tecnologías que
faciliten el uso de dichas fuentes.
Estas fuentes de energía renovable, como son la solar, eólica y celdas de combustible,
aseguran una fuente duradera y sustentable de energía, así como reducen las emisiones
locales de CO2 a la atmósfera. Recientemente se le ha prestado mucha atención a la fuente
de energía fotovoltaica, pues es considerada como una de las soluciones más viables ante
los problemas ambientales y como una elección económicamente atractiva para la
generación de energía a pequeña y grande escala [1]. En la última década los sistemas de
generación fotovoltaicos han mostrado el potencial de volverse una de las principales
fuentes de generación de energía eléctrica. En el 2009 se tenía una capacidad instalada a
nivel mundial de 23 GW, mientras que en el 2010 esta cantidad aumentó a 40 GW y en el
2011 aumentó nuevamente a 69 GW. Para 2014 la capacidad instalada a nivel mundial fue
de 183 GW [2].
En la mayoría de los sistemas de generación distribuida es necesario un
acondicionamiento para adaptar la naturaleza de estas fuentes a una forma estandarizada de
señal sinusoidal de voltaje y de corriente [3]. Para realizar el acondicionamiento es
necesario utilizar un sistema de conversión de potencia, esto es, un convertidor electrónico
de potencia (CEP), así como implementar una estrategia de control en dicho sistema. Para
este propósito, el estudio de sistemas avanzados de conversión de potencia y sus estrategias
de control son áreas claves para el desarrollo de las fuentes renovables de energía.
Pese al aumento importante en el uso de la tecnología fotovoltaica en los últimos años,
existen dos factores primarios que limitan esta tecnología. El primero es el costo de las
celdas fotovoltaicas y del sistema de conversión de potencia. El segundo es la variabilidad
del voltaje y corriente (por ende potencia también) a la salida de los paneles fotovoltaicos
debido a las condiciones climáticas [4]. Los paneles fotovoltaicos trabajan con corriente
directa, por lo que es necesario utilizar un inversor de voltaje para realizar la conversión de
potencia de DC a AC. Los inversores de voltaje tradicionales (VSI por sus siglas en inglés)
son convertidores con connotación reductora de voltaje y no pueden trabajar con el amplio
rango de voltaje de las celdas fotovoltaicas (producido por las variaciones en la temperatura
y radiación solar en las mismas) sin tener que sobredimensionar los componentes del
inversor, ya que el voltaje DC a la entrada del VSI tiene que ser mayor que el voltaje pico
AC a la salida. Debido a esto es necesario utilizar un chopper elevador de voltaje (DC-DC)
2
antes del inversor o utilizar un transformador a la salida del inversor. De ahí que el proceso
de conversión de potencia utilizado en los paneles solares conste de dos etapas: elevadora e
inversora.
Mientras que los convertidores electrónicos de potencia tradicionales utilizados con los
paneles solares constan de un chopper elevador de voltaje y un VSI, una de las recientes
topologías de CEP que han resultado adecuadas para sobrellevar las desventajas de estos
sistemas convencionales son los inversores fuente impedancia (ZSI por sus siglas en
inglés). Este convertidor tiene la capacidad de elevar e invertir el voltaje utilizando cortos
circuitos y modulación por ancho de pulso (PWM por sus siglas en inglés) en una sola
etapa. Esta característica ha permitido implementar el ZSI en aplicaciones de conversión en
una sola etapa, como los sistemas fotovoltaicos, sistemas de celdas de combustibles y
sistemas de drives AC para motores. Una topología derivada del ZSI es el inversor cuasi-
fuente impedancia (QZSI por sus siglas en inglés), el cual es similar al ZSI pero con
ventajas significativas, entre las cuales se pueden mencionar la reducción de estrés en la
fuente, menores valores nominales en componentes y estrategias de control simplificadas
[5]. El QZSI puede ser implementado en las mismas aplicaciones que el ZSI y no posee
desventaja alguna en comparación con este.
Para el control de convertidores electrónicos de potencia se utilizan técnicas de
modulación que tienen el objetivo general de enviar información a los interruptores
electrónicos del convertidor por medio de un canal de comunicación a su terminal de “gate”
y así permitir un control de la cantidad de energía que se envía a una determinada carga.
Una de las técnicas más usadas en los VSI es el uso de PWM, en el cual se hace una
comparación entre una señal portadora y distintas señales de referencia para generar señales
de disparo que conmuten los interruptores y obtener así un control en la magnitud y
frecuencia del voltaje triásico de salida a partir de un voltaje de entrada de directa. Un
concepto algo diferente es el uso de control predictivo, el cual ha demostrado ser una
alternativa muy sencilla y efectiva a comparación de los algoritmos de control clásicos,
como el PWM [6].
1.2 Definición del problema
Los CEP tradicionales utilizados en paneles solares son más costosos e ineficientes
debido a la etapa adicional elevadora de voltaje, lo cual hace al circuito de potencia más
complejo y opuesto al objetivo de reducción de costos [4]. En estos convertidores es
necesario utilizar dos controladores para controlar ambas etapas del convertidor, lo cual
aumenta la complejidad y reduce la fiabilidad del sistema. Como inconveniente adicional,
en los VSI está prohibido conmutar los interruptores superiores e inferiores de una misma
pierna pues esto destruiría al dispositivo. Esto es desfavorable especialmente cuando se
tiene interferencia electromagnética, la cual puede hacer conmutar por error los
interruptores y poner en corto circuito alguna pierna del inversor. Por otro lado las técnicas
de modulación tradicionales, como la modulación por ancho de pulso, usadas para controlar
los disparos de los interruptores hacen más ineficiente el proceso de conversión de
potencia. Estas técnicas presentan el problema de necesitar tiempos muertos entre disparos
de los interruptores superiores e inferiores en el VSI y en consecuencia se obtiene gran
3
distorsión en las señales de salida [7]. El problema central de esta tesis consiste en la
implementación de la técnica de control predictivo de estados finitos basado en modelos
(FCS-MPC por sus siglas en inglés) en un inversor cuasi-fuente impedancia para realizar un
control de corriente en una carga RL. Para esto, es necesario el trabajar con un procesador
con suficiente capacidad y velocidad para manejar múltiples variables eléctricas y tomar
decisiones en tiempo real de acuerdo a un esquema de control.
1.3 Objetivos
Global:
Implementación de la técnica de control predictivo de estados finitos basado en
el modelo de un inversor cuasi-fuente impedancia para el control de la corriente.
Particulares:
Obtener las ecuaciones que definen el modelo físico del inversor cuasi-fuente
impedancia.
Definir las variables más adecuadas a controlar en el QZSI utilizando el FCS-
MPC.
Validar con simulaciones computacionales la estrategia de conmutación en el
QZSI.
Implementar de forma correcta en la plataforma de control la ejecución de la
estrategia de conmutación en el QZSI para una ventana horizontal de tiempo.
1.4 Hipótesis
El utilizar la estrategia FCS-MPC en el QZSI en lugar de una estrategia PWM en un
convertidor tradicional permite tener un convertidor más eficiente, más económico, con
mejor operatividad y seguridad. Lo anterior es viable debido a que se trata de un
convertidor que realiza la elevación e inversión de voltaje y corriente en una sola etapa, el
cual trabaja con algunos componentes de menor dimensión y que permite los cortos
circuitos dentro del mismo. De igual forma, esto es posible debido a que se utiliza una
estrategia de control que valida todos los estados de conmutación posibles del convertidor,
por lo que se pueden perseguir objetivos de optimización de algunos parámetros. La
implementación de esta tecnología propuesta (topología de convertidor y estrategia de
control) beneficia de manera directa a las fuentes de energía renovable que la utilizan,
como es el caso de la energía solar, pues sus bondades la hacen más atractiva y le da una
mejor oportunidad de competir contra las fuentes de energía convencionales.
4
1.5 Marco teórico general
1.5.1. Convertidores electrónicos de potencia convencionales
En el área de electrónica de potencia, existen distintas topologías de convertidores
electrónicos utilizados para la conversión de potencia. Las formas típicas de conversión de
potencia son:
Corriente continua a corriente continua (choppers).
Corriente alterna a corriente continua (rectificadores).
Corriente continua a corriente alterna (inversores).
Corriente alterna a corriente alterna (convertidores matriciales, cicloconvertidores,
controladores de CA).
Como se comentó previamente, los convertidores electrónicos tradicionales utilizados
en los paneles solares constan de dos etapas (esto es dos topologías de convertidor), una
etapa de conversión de voltaje DC-DC y una segunda etapa es la inversora de voltaje DC-
AC.
Dependiendo de la configuración de los componentes del convertidor, los chopper
pueden realizar distintas funciones. Un convertidor reductor (buck) produce un voltaje
medio a la salida más bajo que el voltaje de directa de entrada. Esto es útil para
aplicaciones como fuentes de energía DC reguladas y control de velocidad de motores DC.
Un convertidor elevador (boost) produce un voltaje medio a la salida más grande que el
voltaje de directa de entrada. Este se utiliza principalmente en fuentes de energía DC y en
frenado regenerativo de motores DC. Por otro lado, un convertidor reductor/elevador
(buck-boost) se obtiene utilizando una conexión en cascada de los convertidores elevador y
reductor y se utiliza en aplicaciones en las que se necesitan fuentes DC reguladas, en las
que puede preferirse tener una salida de polaridad negativa respecto del voltaje de entrada,
y donde el voltaje de salida puede ser más alto o más bajo que el voltaje de entrada en
magnitud [9]. En el caso de los convertidores utilizados en los paneles solares, la primera
etapa es del tipo boost, el cual presenta una topología que en principio se asemeja al de la
figura 1.1.
Figura 1.1: Chopper elevador de voltaje.
5
Los inversores de corriente directa a corriente alterna suelen utilizarse en motores AC y
fuentes de alimentación no interrumpibles, donde se busca obtener una salida sinusoidal
AC con magnitud y frecuencia controlables. Los inversores pueden ser monofásicos o
trifásicos y si se trabaja con VSI, estos pueden ser subdivididos en tres categorías generales
[9]. La primera es la de inversores modulados por ancho de pulso, en donde el voltaje DC
de entrada es de magnitud constante y el inversor controla la magnitud y frecuencia de los
voltajes CA mediante la aplicación de PWM en los interruptores del inversor. Existen
varios métodos para modular los interruptores del inversor con el objetivo de hacer la señal
de salida lo más parecida a una sinusoidal. La segunda categoría es la de inversores de onda
cuadrada, en la que el voltaje DC de entrada se controla a fin de controlar la magnitud del
voltaje AC de salida, por lo que el inversor controla únicamente la frecuencia de la señal de
salida, cuya forma de onda es parecida a una onda cuadrada. La tercera categoría son los
inversores monofásicos con cancelación de voltaje, en los cuales se controla el voltaje y
frecuencia del voltaje de salida aunque la entrada del inversor sea un voltaje DC constante
y los interruptores del inversor no se modulen por PWM. Por lo mismo, estos inversores
combinan las características de las primeras dos categorías y únicamente es aplicable a
inversores monofásicos. En el caso de los convertidores utilizados en los paneles solares,
para la segunda etapa se puede utilizar un inversor modulado por ancho de pulso, ya sea
monofásico o trifásico dependiendo de la aplicación. En la figura 1.2 se presenta la
topología básica de un inversor trifásico.
Figura 1.2: Inversor de voltaje (VSI).
Cada uno de los interruptores presentados en los convertidores se trata de un dispositivo
semiconductor unidireccional, como puede ser un MOSFET o un IGBT. Estos interruptores
deben tener la capacidad de conmutar a grandes velocidades. Mientras que en la figura 1.1
se observa que existen dos estados en el Chopper (interruptor prendido o apagado), en la
figura 1.2 tenemos una gran combinación de estados de interruptores. Dentro de esta
extensa combinación, sólo existen algunos estados válidos para un VSI, los cuales se
presentan en la tabla 1.1 y se les conoce como estados activos.
6
No.
Estado S1 S2 S3 S4 S5 S6
1 0 0 0 1 1 1
2 1 1 1 0 0 0
3 1 0 0 0 1 1
4 1 1 0 0 0 1
5 0 1 0 1 0 1
6 0 1 1 1 0 0
7 0 0 1 1 1 0
8 1 0 1 0 1 0 Tabla 1.1: Estados válidos de un VSI.
A los estados 1 y 2 presentados en la tabla 1.1 se les conocen como estados cero, ya que
implican tener encendidos los 3 interruptores superiores o inferiores respectivamente del
convertidor, por lo que el voltaje en la carga trifásica es de 0V. Nótese que cualquier
combinación de los interruptores S1=S4=1, S2=S5=1 y S3=S6=1 está prohibida ya que se
ocasionaría un corto circuito a través del VSI, lo cual terminaría con la posible destrucción
del convertidor.
1.5.2. Técnicas de modulación aplicadas a inversores
Para controlar la forma y el tiempo que se encenderán los interruptores tanto del
convertidor Chopper como del VSI se utilizan estrategias de conmutación. La señal de
salida en el inversor debe cumplir con ciertas características para poder ser sincronizada
con la red eléctrica. Es común encontrar la técnica de modulación por ancho de pulso
(PWM) aplicada en inversores fotovoltaicos monofásicos y trifásicos para conseguir a la
salida del inversor una forma de onda lo más sinusoidal posible [8]. Utilizando PWM se
modifican los ciclos de trabajo de las señales periódicas, lo que permite controlar la
cantidad de energía transmitida. Dentro de la modulación por ancho de pulso se tienen
distintas estrategias de conmutación, algunas que se pueden mencionar son la modulación
senoidal, senoidal desfasada, pulso múltiple, “phase shifted”, “level shifted”, entre otras.
El PWM se basa en la comparación entre señales de referencia y señales portadoras. Las
señales de referencia contienen información de la amplitud, frecuencia y fase deseada,
mientras que la señal portadora es periódica y su frecuencia está determinada por diversos
criterios como el nivel de pérdidas por conmutación permitido, velocidad de conmutación
de los dispositivos semiconductores, número de pulsos deseados, entre otras. En la figura
1.3(a) se puede apreciar un ejemplo de señal portadora triangular y de referencia sinusoidal.
Esta aplicación de PWM es de conmutación por voltaje unipolar, tal como se presenta en la
figura 1.3(b). Nótese que para obtener la señal de salida, la sinusoidal de referencia debe ser
mayor en valor absoluto que la portadora tanto en el semiciclo positivo como en el
semiciclo negativo. Para esta modulación, el voltaje de salida conmuta entre los niveles de
voltaje cero y +Vs o entre cero y –Vs. Esta modulación presenta la ventaja de doblar
“efectivamente” la frecuencia de conmutación en cuanto a los armónicos de salida, es decir
que los armónicos más bajos aparecen como bandas laterales del doble de la frecuencia de
conmutación [9].
7
Figura 1.3: (a) Ejemplo de señal sinusoidal de referencia y señal triangular portadora, (b) voltaje de salida con PWM con conmutación por voltaje unipolar.
Al trabajar con estrategias de conmutación PWM es importante definir algunos
conceptos. El índice de modulación de amplitud Ma se define como:
Usualmente la amplitud de la señal portadora se mantiene constante y si se desea variar
el valor efectivo de la señal a la salida es necesario variar la amplitud de la señal de
referencia. Al hacer esto se obtiene una mayor duración de los anchos de pulso,
consiguiendo así un mayor voltaje efectivo a la salida. La frecuencia portadora o de
conmutación fc, es la frecuencia de la señal portadora y esta ayuda a establecer la frecuencia
con la que conmutarán los interruptores del inversor. La frecuencia fundamental o de
referencia fr, es la frecuencia deseada a la salida del inversor. Una frecuencia portadora alta
aumentará el número de pulsos en el voltaje de salida. A mayor número de pulsos, las
armónicas de menor orden se alejarán de la armónica fundamental. El índice de modulación
de frecuencia Mf se define como:
Referencia
Portadora
(a)
(b)
8
1.5.3. Inversor Fuente Impedancia (ZSI)
Este convertidor fue propuesto en 2003 por el Dr. Fang Zheng Peng de la universidad de
Michigan. El ZSI reemplaza la etapa de conversión DC/DC de los convertidores de dos
etapas por medio de una red de impedancia que está compuesta de dos inductancias, dos
capacitores y un diodo, y que está acoplada con el inversor por medio de un enlace de
corriente directa, tal como se muestra en la figura 1.4. Esta red tiene la capacidad de
realizar la conversión de cualquier tipo de potencia DC/AC, AC/DC, DC/DC y AC/AC [7].
Figura 1.4: ZSI alimentado por voltaje y corriente de entrada discontinua.
El ZSI ha sido estudiado ampliamente debido a sus características prometedoras. Este
hace posible realizar las funciones buck-boost mientras se invierte el voltaje, todo en una
sola etapa. Esto implica menor cantidad de interruptores y por lo tanto menores perdidas
estáticas y dinámicas debido a la conmutación de los mismos, lo cual mejora la eficiencia y
reduce el costo en comparación de un convertidor de dos etapas basado en el circuito boost
DC/DC tradicional [11]. Por otro lado, este puede conmutar al mismo tiempo dos
interruptores de una misma pierna del inversor, por lo que su confiabilidad y la calidad de
la forma de onda a la salida son altamente mejoradas [7].
Este convertidor trabaja con el modo de operación tradicional de los VSI, llamado
estado nonshoot-through (NST) o estado activo, al igual que con un estado adicional
llamado shoot-through (ST), en el cual al menos dos interruptores de una misma pierna del
inversor conducen para ocasionar un corto circuito. Esto agrega 7 nuevos estados de
conmutación adicionales a los 8 estados activos tradicionales. El estado ST es utilizado
cuando el voltaje del enlace DC no es suficiente para ser invertido, por lo que el ZSI puede
elevar el voltaje del enlace por medio del funcionamiento de la red de impedancias durante
el corto circuito generado en este estado. Aunque el principio de funcionamiento del ZSI es
más complicado que el de los inversores tradicionales, este representa una alternativa más
barata, confiable y efectiva para ser utilizado por los convertidores electrónicos de potencia,
en especial en sistemas residenciales fotovoltaicos [4],[10].
9
1.5.4. Inversor Cuasi-Fuente Impedancia (QZSI)
Si bien las características del ZSI son favorables en el uso de convertidores electrónicos
de potencia, este posee ciertas desventajas significantes, entre ellas que la corriente de
entrada es discontinua cuando se eleva el voltaje, lo cual es inadmisible para muchas
fuentes y en ocasiones hace necesario aplicar filtros de entradas. De igual forma las
corrientes a la entrada son altas, el convertidor trabaja con alto estrés en los capacitores e
interruptores y posee un bajo factor de elevación de voltaje. Para sobrellevar estos
problemas, en 2008 los doctores J. Anderson y F.Z. Peng propusieron cuatro topologías de
QZSI. De entre las distintas topologías propuestas, en este proyecto se trabaja con un
inversor cuasi-fuente impedancia alimentado con voltaje y de corriente de entrada continua,
el cual es mostrado en la figura 1.5. El QZSI es una versión mejorada del ZSI que puede
reemplazarlo en muchas aplicaciones, puede ser implementado en cualquier aplicación
donde se utilice el ZSI y no posee ninguna desventaja en comparación de este. Entre las
ventajas que se pueden mencionar del QZSI, está el hecho de que maneja una corriente
continua a la entrada y de magnitud más baja que el ZSI debido a la inductancia a la
entrada de la red de impedancias, lo cual hace a esta topología más apropiada para usar con
arreglos fotovoltaicos y celdas de combustible pues extiende la vida útil de los mismos. De
igual forma, el voltaje de uno de los capacitores en su red de impedancia es menor que en el
ZSI, lo que resulta en componentes pasivos de menor tamaño y por lo tanto en menor costo.
También, a diferencia del ZSI el QZSI cuenta con una tierra común entre a la fuente de
voltaje DC de entrada y el enlace DC [3], [12]-[14], tal como se puede apreciar en la figura
1.5. Al igual que el ZSI, el QZSI trabaja con los estados non-shoot-through (NST) y shoot-
through (ST).
Figura 1.5: QZSI alimentado por voltaje y corriente de entrada continua.
1.5.5. Estrategia de conmutación
En los convertidores, los controladores generan las señales de disparo para que la señal
de salida del convertidor se acerque a una señal de referencia y así poder sincronizar el
sistema con la red eléctrica. Debido a esto, el control de los convertidores de potencia es un
área clave de investigación, donde las estrategias de control de corriente son las que llaman
más la atención. En los ZSI por ejemplo, existen cuatro métodos para controlar el voltaje en
10
el enlace de corriente directa: control de voltaje del capacitor, control indirecto del voltaje
en el enlace DC, control directo del enlace DC y control indefinido. Hay diferentes
técnicas de control lineal utilizadas para controlar el voltaje en el capacitor o el enlace de
directa como son el control PI y PID. También existen diferentes formas de control no
lineal como: control difuso, redes neuronales, ganancia programada, state feedback
linearization y control de modo deslizante [3]; los cuales son usados para controlar los
voltajes del capacitor, voltaje de enlace DC o voltaje AC de salida.
El utilizar técnicas de control lineal para controlar el QZSI es una tarea retadora ya que
tanto el voltaje de los capacitores (voltaje DC-link) como las corrientes de los inductores
del lado DC del convertidor deben ser controlados al mismo tiempo que las variables del
lado de AC del convertidor. Esto implica que el diseño de un controlador lineal incrementa
su dificultad debido a que se requieren de muchos lazos en cascada [1]. Una solución es
utilizar el control predictivo basado en el modelo del sistema, el cual resulta
particularmente efectivo cuando existen sistemas no lineales con dinámica compleja y con
múltiples entradas y salidas de diferente naturaleza. Dicha estrategia de control es aplicable
para ambos ZSI y QZSI.
El Control Predictivo basado en Modelos (MPC) es un método de control que ha
llamado gran atención en años recientes en el área de electrónica de potencia, pues
considera la naturaleza discreta y no lineal de los convertidores y drives, así como tiene
una buena respuesta dinámica [3]. Dos de las técnicas más relevantes de control predictivo
implementado en convertidores de potencia son el control predictivo de corriente y control
predictivo de par. De igual forma es posible realizar control predictivo de potencia
activa/reactiva y control predictivo de voltaje cuando se consideran filtros LC a la salida de
los convertidores de potencia. Estas técnicas pueden ser utilizadas en aplicaciones donde se
requiere una estrategia básica de control, se busca minimizar la potencia reactiva o voltaje
de modo común, se requiere disminuir la resonancia en el filtro del convertidor o disminuir
las pérdidas por conmutación. Algunos convertidores de potencia documentados en los que
se ha implementado el control predictivo basado en modelos son los rectificadores AFE
(por sus siglas en inglés “active front-end”), los convertidores multinivel con
enclavamiento al punto neutro (NPC) y los convertidores matriciales [6].
El MPC tiene el objetivo de considerar un modelo del sistema para predecir el
comportamiento futuro de ciertas variables en un periodo de tiempo llamado ventana
horizontal. Estas predicciones se evalúan en base a una función de costo y luego el valor
predicho que minimiza la función de costo se selecciona de tal forma que se obtiene un
control de las acciones futuras. Solo el primer valor en la serie de predicciones es aplicado
y el algoritmo es repetido nuevamente en cada tiempo de muestreo. Hasta hace poco el
MPC había tenido pocas aplicaciones en convertidores electrónicos de potencia y drives
debido a que los tiempos de muestreo son muy pequeños y se necesita una gran cantidad de
cálculos para resolver en tiempo real el problema de optimización. Hoy en día los sistemas
embebidos como los Field Programmable Gate Array (FPGA) o los Procesadores Digitales
de Señales (DSP) son utilizados para resolver esto problemas.
11
1.6 Justificación
Los convertidores electrónicos de potencia han estado en continuo y creciente desarrollo
desde la segunda mitad del siglo XX y han demostrado ser valiosas tecnologías de apoyo en
prácticamente cualquier área de aplicación (energía, comunicaciones, medicina, minería,
transporte, etc). De igual forma, las técnicas de control de convertidores han sido un tema
de investigación muy activo en el área de la electrónica de potencia, cubriendo un vasto
número de topologías con aplicaciones desde baja, mediana y alta tensión [15]. El uso de
convertidores electrónicos y su respectiva técnica de control es imperativo para el uso y
desarrollo de las tecnologías de energía renovables.
La razón principal que motiva este tema de investigación es la posibilidad de
implementar la técnica de control FCS-MPC, en una topología de convertidor reciente y
prometedora, como el QZSI, que permita así obtener un conjunto innovador
convertidor/estrategia de control, el cual es eficiente, robusto, económico y apoya al
desarrollo de las fuentes de energía renovables, en especial la fotovoltaica. Por otro lado, el
contar con la implementación del FCS-MPC en el QZSI dentro del departamento de
Ingeniería Eléctrica y Computacional del ITESM es la base para un desarrollo más
avanzado sobre el mismo tema, así como para un desarrollo en otras aplicaciones
sustentables dentro de la institución, como su implementación en vehículos eléctricos.
12
2. Capítulo 2. Inversor Cuasi-Fuente Impedancia
(QZSI)
2.1 Principio de funcionamiento
2.1.1 Análisis del QZSI en estado “Shoot-Through”
El QZSI utiliza dos inductores y dos capacitores para elevar el voltaje DC de entrada
cuando es necesario. El estado shoot-through (ST) se ocasiona cuando dos interruptores de
una misma pierna son conmutados al mismo tiempo, lo cual está prohibido en los
inversores de voltaje tradicionales. Durante el estado shoot-through el voltaje de entrada y
los capacitores cargan a los inductores y el diodo no se encuentra en operación. Esto se
puede observar en el circuito equivalente del QZSI durante este estado, el cual es mostrado
junto con su convención de polaridades en la figura 2.1.
Figura 2.1: Circuito equivalente del QZSI en estado Shoot-Through.
Se asume que el tiempo que dura un ciclo de conmutación es , mientras que el intervalo
de tiempo del estado shoot-through es de y el intervalo de tiempo del estado activo es
. De esta forma:
Se define el shoot-through duty ratio como:
Se observa entonces que el valor máximo de D para esta topología con un voltaje
positivo de entrada es de 0.5. Utilizando la ley de Kirchhoff de voltaje y apoyándose de la
figura 2.1 se pueden obtener las siguientes ecuaciones:
13
Nótese en las ecuaciones que los voltajes escritos de la forma “ ” se tratan de voltajes
instantáneos mientras que los voltajes escritos de la forma “ ” son voltajes promedio, esto
ya que se consideran constantes durante tanto el voltaje a la entrada como en los
capacitores 1 y 2. El estado shoot-through consta de 7 posibles combinaciones de
conmutación para generar un corto circuito, los cuales se muestran en la tabla 2.1. Nótese
que esta tabla tiene como referencia la numeración de interruptores mostrada en la figura
1.2. Dicha numeración de interruptores es la que se utilizará de ahora en adelante. Para
minimizar las corrientes que circularán en los IGBT, es recomendable conmutar las tres
piernas del inversor al mismo tiempo, por lo que se utilizará el estado 7 mostrado en la
tabla 2.1.
No.
Estado S1 S2 S3 S4 S5 S6
1 1 0 0 1 0 0
2 0 1 0 0 1 0
3 0 0 1 0 0 1
4 1 1 0 1 1 0
5 1 0 1 1 0 1
6 0 1 1 0 1 1
7 1 1 1 1 1 1 Tabla 2.1: Posibles conmutaciones del estado ST.
2.1.2 Análisis del QZSI en estado “Non-Shoot-Through”
Cuando el convertidor trabaja en estado non-shoot-through (NST), los mismos ocho
estados activos mostrados en la tabla 1.1, es decir que el VSI funciona como un inversor
tradicional. Durante esta operación el voltaje de entrada y los inductores cargan los
capacitores y suministran a la carga mientras que el diodo se encuentra operando. El
circuito equivalente del QZSI con su convención de polaridades en este estado se muestra
en la figura 2.2.
Figura 2.2: Circuito equivalente del QZSI en estado Shoot-Through.
14
Utilizando la ley de Kirchhoff de voltaje y apoyándose de la figura anterior se pueden
obtener las siguientes ecuaciones:
Nótese en estas ecuaciones que el voltaje “ ” se trata de un voltaje instantáneo, sin
embargo se utiliza este distintivo para puntualizar que es el voltaje pico de salida del
DC-link. El resto de la nomenclatura permanece igual. Nuevamente se considera que los
voltaje en los capacitores y la fuente son casi constantes durante .
2.1.3 Análisis del QZSI en estado estable
En estado estable, el voltaje promedio de los inductores en un periodo completo de
conmutación es cero. Se realiza un análisis del voltaje promedio en la inductancia 2, para lo
cual considérese la sustitución de las ecuaciones 2.4, 2.8 y 2.9, por lo que se pueden
deducir las siguientes ecuaciones:
Analizando la ecuación a la izquierda del 0, tenemos:
Analizando la ecuación a la derecha del 0, tenemos:
Despejando obtenemos:
Si se analiza ahora el voltaje promedio en la inductancia 1 para lo cual considérese la
sustitución de las ecuaciones 2.5, 2.10 y 2.11, por lo que se pueden deducir las siguientes
ecuaciones:
15
Analizando la ecuación a la izquierda del 0, tenemos:
Sustituyendo las ecuaciones 2.14 y 2.16 tenemos:
Recordando la expresión algebraica:
Donde y
Podemos definir entonces:
Donde B es conocido como el boost factor del QZSI. Este voltaje pico de salida es
también el voltaje pico en el diodo. Partiendo de la ecuación 2.17 que analiza el voltaje
promedio de la inductancia 1 y analizando ahora la ecuación a la derecha del 0 tenemos:
Despejando de la ecuación 2.16 y sustituyendo en 2.26:
16
Analizando el voltaje promedio a la salida y sustituyendo la ecuación 2.24 tenemos:
Se define:
Realizando la ley de Kirchhoff de voltajes medios en el lazo conformado por C1, L2 y
VPN y tomando en cuenta que el voltaje medio en una inductancia es 0 tenemos que:
Con esto vemos que es un factor de elevación de voltaje del capacitor 1. Por otro
lado, sustituyendo 2.30 y 2.31 en 2.28 y despejando tenemos:
Reacomodando un poco los términos obtenemos:
Al igual que la variable , se define:
Por lo tanto:
Similar a , la variable es un factor de elevación de voltaje del capacitor 2. Nótese
que esto implica que el voltaje en el capacitor dos es menor que en el capacitor uno. Esta es
una de las ventajas del QZSI comparadas con el ZSI, el cual maneja ambos voltajes de
capacitores iguales. Vale la pena hacer notar que:
17
La corriente promedio en las inductancias 1 y 2 puede ser calculada a partir de la
potencia nominal del sistema:
Donde P es la potencia nominal del sistema. Utilizando la ley de Kirchhoff de corriente
en el nodo superior e inferior del DC-link obtenemos:
Por lo tanto:
Por último, analizando con la ley de Kirchhoff de corriente en en el diodo tenemos
que:
Con las ecuaciones vistas hasta el momento, en la tabla 2.2 se realizar un resumen que
compacta los principales voltajes y corrientes de estrés del convertidor.
Dentro de la tabla se tiene que es el índice de modulación de amplitud (si se
considera una técnica que requiera modulación), es el voltaje pico de corriente alterna
y es la potencia nominal del sistema.
Tabla 2.2: Voltajes y corriente máximos en el QZSI.
18
2.2 Análisis de características y rediseño del QZSI
El convertidor físico se obtuvo del proyecto número 210547 del programa de estímulos a
la innovación del CONACYT en la modalidad INNOVAPYME. La forma en la que se
decidieron primeramente los valores de los componentes que conforman el QZSI durante
el proyecto de CONACYT fue tomar valores conocidos del artículo académico “Power
conditioning system for a grid connected PV power generation using a Quasi-Z-Sourse
Inverter” [5]. Por lo mismo, existía cierta incertidumbre respecto al proceso que se realizó
para el diseño del convertidor. Las características físicas de la red de impedancias y el
puente inversor se presentan a continuación en la tabla 2.4
Una de las principales preocupaciones en este proyecto
al empezar a trabajar con el convertidor era sobrepasar la
capacidad de los componentes de la red de impedancias
por lo que se definieron límites seguros de trabajo del
inversor. En base a esta tabla se observa que la corriente
de entrada está limitada a 10 A. Por otra parte, como se
verá más adelante, el voltaje a la entrada máximo es de
60V. Por lo tanto la potencia del convertidor máxima que
se puede obtener es de 600W
De acuerdo con la tabla 2.3 los valores de inductancia y capacitancia utilizados no
afectan las tensiones y corrientes en la red de impedancias, sin embargo estos ayudan a
definir el porcentaje de rizado que hay en voltaje y corriente en la red de impedancias. Para
validar la selección de componentes realizada en el convertidor real, se replicó el
procedimiento de diseño realizado por Yuan Li, et al. [4].
Dentro de este procedimiento se considera el uso del método de control de “maximum
constant boost”. Aunque en el proyecto se trabaja con la técnica de control predictivo de
estados finitos basado en modelos, el problema es que validar este tipo de información con
dicha técnica es difícil, por lo tanto se toma el modelo de los autores mencionados como
referencia. El procedimiento se presenta a continuación:
1. Definición de parámetros:
Para trabajar sin utilizar el estado shoot-through sería necesario tener un voltaje
mínimo de: , donde debido a que es el índice de
modulación máximo que se puede obtener al inyectar 1/6 de la tercera armónica en
la señal de referencia. Por lo tanto el valor mínimo de voltaje para trabajar sin el
estado shoot-through es de .
2. Cálculo de ganancia máxima:
3. Cálculo de y :
Red impedancias
L1 = L2 1 mH, 10A
C1 = C2 1 mF, 400V
Diodo rápido 20 A, 600V
Puente inversor
IGBT 24A, 600 V
Tabla 2.3: Valores de los componentes que conforman al QZSI.
19
4. Máximo voltaje en el puente inversor; despejando y sustituyendo valores en la
ecuación 2.25:
Como se indica en la tabla 2.4 los IGBT y el diodo soportan una tensión de 600V
Por otra parte El convertidor realmente no se utilizará con más de ,
que sería el necesario para obtener un voltaje de fase de 127 V a la salida del
convertidor.
5. Corriente en inductancias; sustituyendo valores en la ecuación 2.40:
Las inductancias soportan una corriente de 10A.
6. Definición de frecuencia de la señal portadora y frecuencia shoot-through:
, la frecuencia ST se duplica .
7. Tiempo de corto circuito máximo:
8. Cálculo de los siguientes parámetros:
Sustituyendo en la ecuación 2.2:
Despejando de la ecuación 2.1 y sustituyendo junto con en las
ecuaciones 2.30 y 2.34:
;
9. Voltajes en capacitores; sustituyendo en las ecuaciones 2.31 y 2.35:
Los capacitores soportan tensiones de hasta 400 V.
10. Cálculo de inductancias, se define un rizado de corriente aceptable:
Si bien los valores de inductancias son de 1mH (lo cual implicaría un valor de
rizado mayor), al realizar pruebas a las inductancias con un puente de impedancias
se determinó que el valor real de las inductancias es de 1.6 mH para y 1.4 mH
para .
11. Cálculo de capacitancias, se define un rizado de voltaje aceptable:
20
Los capacitores utilizados son de 1000 , por lo tanto el sistema está sobrado
desde este punto de vista.
12. Con los datos obtenidos y ecuaciones trabajadas hasta el momento, se llena la
información para el inversor físico en la tabla 2.4:
En el caso de las fórmulas de corriente en los capacitores el caso más crítico sería
cuando que en cualquiera de los casos da una corriente
máxima de valor absoluto . En el caso de la corriente del diodo, el caso más crítico
sería cuando , por lo tanto la corriente máxima sería .
13. Otra consideración importante de mencionar es que en el diseño del convertidor
físico se cuenta con un capacitor de 370 a la entrada de la alimentación DC, el
cual de acuerdo con Peng y Anderson no es necesario, esto debido a la presencia del
inductor [12]. En la figura 2.3 se presenta la red de impedancias y el puente
inversor del modelo físico.
Figura 2.3: Circuito de la red de impedancias con valores.
Tabla 2.4 Voltajes y corrientes máximos de operación del QZSI.
21
Se decidió dejar el capacitor de 370 pues el removerlo implica modificaciones en las
conexiones del convertidor. De igual forma en las simulaciones este capacitor no afectó el
comportamiento del convertidor. Por otro lado, se cuenta con un diodo a la entrada de la
fuente de alimentación para asegurar que no exista un retorno de corriente hacia esta.
2.3 Filtro LCL
En los convertidores para poder realizar una interconexión con la red eléctrica es
necesario tener un filtro a la salida de los convertidores electrónicos de potencia, debido a
que una conexión directa ocasionaría un corto circuito en el convertidor. El objetivo de los
filtros a la salida es el de atenuar las corrientes armónicas de alta frecuencia, para lo cual en
primera instancia se pensaría que puede ser utilizado un simple filtro de tipo inductivo. En
estos filtros una alta atenuación requiere de un valor alto de inductancia, lo cual representa
un aumento en el tamaño y costo del filtro. Por otro lado, los filtros L tienen una atenuación
de 20 dB/década sobre todo su rango de frecuencias [18]. Una forma de solucionar este
problema es la aplicación de un filtro LCL, con el cual busca obtener los mismos resultados
que el filtro inductivo pero con ciertas ventajas, como una menor distorsión armónica total
en las corrientes de salida, menor tamaño y peso, pues los valores de las inductancias en el
filtro LCL suelen ser menores que las de un filtro L, mejor dinámica y menor caída de
tensión en el filtro debido a su mayor capacidad de filtrado. La principal ventaja de este
filtro es que para altas frecuencias (a partir de la frecuencia de resonancia), se tiene una
atenuación de 60 dB/década [16].
Si bien los filtros LCL poseen ventajas como las ya mencionadas, la principal desventaja
de estos es que son filtros inestables y por lo tanto presentan efectos indeseados de
resonancia, por lo que es necesario aplicar una técnica de amortiguamiento. Los
amortiguamientos de estos filtros pueden ser de forma activa o pasiva. Se dice que es un
amortiguamiento activo cuando se utilizan técnicas de ubicación de polos de lazo cerrado
para obtener una respuesta estable, para lo cual se basa por lo general en software y suele
requerir métodos de retroalimentación de otras variables de control, como la corriente a
través del capacitor del filtro, para generar un término extra que permita “virtualizar” una
resistencia para amortiguar la respuesta del filtro LCL [18]. Como la realización de dicho
esquema de control requiere frecuentemente de circuitería extra y sensores, este resulta en
una mayor complejidad y costo [17]. El amortiguamiento pasivo se basa en la inserción de
resistencias en serie con el condensador para amortiguar la respuesta y estabilizar el filtro.
Esto implica un incremento en las pérdidas del filtro, por lo que hay que llegar a un
compromiso entre el nivel de amortiguamiento y estas pérdidas. En este trabajo se utiliza
un amortiguamiento de tipo pasivo. La topología de este filtro se observa en la figura 2.4.
22
Figura 2.4: Circuito monofásico de filtro LCL con amortiguamiento pasivo.
La forma en la que se decidieron los valores de los componentes que conforman el filtro
LCL acoplado a la salida del QZSI durante el proyecto de CONACYT fue tomar valores
conocidos del artículo académico Power conditioning system for a grid connected PV
power generation using a Quasi-Z-Sourse Inverter [5]. Al igual que en la selección de
valores de la red de impedancias del QZSI, en la construcción del convertidor existía
incertidumbre del proceso que se realizó para el diseño de valores del filtro LCL.
Asimismo, una de las principales preocupaciones en este trabajo es asegurar el
funcionamiento correcto del este filtro, ya que los filtros LCL deben ser diseñados de
acuerdo a los parámetros específicos del convertidor en el que se implementará. Debido a
esto se realiza un análisis del filtro.
2.3.1 Análisis de características y diseño del filtro LCL
Basados en la figura 2.4, los valores iniciales de diseño del filtro son de: ,
, y . Se realizó un proceso de validación y ajuste de
estos valores. Como referencia existe diferente literatura sobre el proceso de diseño de los
valores del filtro. Debido a las variables necesarias para realizar los cálculos que se piden
en [19] y [20] se optó por utilizar este procedimiento de diseño para realizar la validación:
1) Primeramente se definen los parámetros del convertidor y se calculan la
impedancia y capacitancia base:
Voltaje línea-línea
Potencia nominal
Frecuencia de la red
Frecuencia de conmutación
Impedancia base
Capacitancia base
Tabla 2.5: Parámetros del convertidor usados para diseño del filtro LCL.
Donde,
Y x puede ser un subíndice cualquiera. La frecuencia de conmutación se obtuvo
de las simulaciones que se presentarán más adelante en el capítulo 5.
23
2) Como se mencionó en la sección 2.2, el voltaje máximo a utilizar en el DC-link
es de 320 V y se desea un rizado menor al 10% del lado del inversor:
La inductancia que se compró para utilizarse en es de 2.5 mH, sin embargo
pruebas realizadas a las inductancias realizadas con un puente de impedancias
Agilent 4263 mostraron que su valor real es de 4.3 mH, lo cual implicaría un
rizado de 15%.
3) Se selecciona una potencia reactiva absorbida a condiciones nominales por el
capacitor, la cual debe ser menor al 5% de la potencia nominal. En base a este
porcentaje se calcula el valor del capacitor:
Físicamente está implementado un capacitor de , lo cual implica un 15.2%
de potencia reactiva absorbida. Por lo tanto . Reznik, et al.
mencionan que un factor de diseño mayor a 5% puede ser usando cuando es
necesario compensar la reactancia inductiva del filtro o conectada al filtro [20].
4) A la salida del filtro LCL se tiene una inductancia y resistencia y
respectivamente que son los pertenecientes a la red eléctrica. Como se
mencionará más adelante, se realizaron pruebas con una carga inductiva, que
puede sustituir los valores de inductancia y resistencia del transformador. La
inductancia y resistencia de esta carga son de y
respectivamente. Se define:
Donde es la relación entre ambas inductancias. 5) Se define el orden armónico de la frecuencia de conmutación como
Se tiene entonces que la atenuación del rizado del filtro sin considerar pérdidas y
amortiguamiento del filtro es:
Donde,
El procedimiento consiste en asignar valores a para realizar una gráfica de
atenuación vs. y elegir una cuya atenuación resultante sea menor o igual al
20%, después se sustituye su valor en Ec. 2.58 y se calcular para despejar el
valor de de Ec. 2.57. Físicamente se cuenta con , con lo cual
, y sustituyendo en Ec. 2.60 se tiene una atenuación
de 0.3%. Esto indica que el filtro conectado con la carga inductiva será muy
bueno atenuando el ruido causado por la frecuencia de conmutación. Si se
24
decidiera poner una carga inductiva cuyo valor fuese muy cercano a
se podría calcular el mínimo porcentaje de atenuación, que sería de
11.5%. Por lo tanto independientemente de la carga inductiva a la salida el filtro
atenuará bien el ruido ocasionado por la frecuencia de conmutación.
6) Se verifica que ya con las inductancias obtenidas, la inductancia total definida
por:
Sea menor al 10% del valor de la inductancia calculada con la impedancia base:
Lo cual es afirmativo. En caso de que no se cumpliera esta condición, se debe
elegir otro nivel de atenuación u otro porcentaje de energía reactiva absorbida.
7) Se verifica la frecuencia de resonancia obtenida del diseño en base a:
Se despeja de la Ec. 2.51 la frecuencia de resonancia y se obtiene que
. La frecuencia de resonancia debe de estar en un rango de
, lo cual es correcto para el valor obtenido. Si repetimos el
ejercicio del paso 5 y hacemos , se obtendrá la cual
se sigue cumpliendo la condición. Si no se cumpliera esta condición, la
atenuación elegida en el paso 5 o el porcentaje de energía reactiva absorbida en
el paso 3 deben ser cambiados.
8) Se elige un valor de resistencia de amortiguamiento con el objetivo de insertar
una impedancia a la frecuencia de resonancia. Esta resistencia absorbe parte del
rizado ocasionado por la frecuencia de muestreo para así evitar la oscilación
debido a la resonancia, por lo tanto el valor de la resistencia debe ser similar a la
impedancia del capacitor a una frecuencia de resonancia. Todos los autores de
fuentes consultadas coinciden en elegir una resistencia de un tercio el valor de
esta impedancia. Por lo tanto:
El valor físico del convertidor es de por lo que debe ser sustituido. Un
punto importante es la potencia que deben disipar las resistencias que están
conectadas en serie con los capacitores, ya que estas no deben comprometer la
eficiencia del convertidor. Mientras mayor sea el tamaño de la resistencia, las
pérdidas y la estabilidad del sistema aumentan pero al mismo tiempo la
efectividad del filtro es reducida [29]. La variación de la carga tiene poco efecto
en las pérdidas debido al amortiguamiento, y estas se disminuyen conforme la
frecuencia de conmutación aumenta [19]. En la literatura no está bien definido
cuánta potencia deben disipar estas resistencias, pero observando los valores
elegidos para convertidores de mayor potencia se observa que la potencia
disipada por sus resistencias es del orden de los 30 W.
9) El filtro debe ser probado bajo varias condiciones de cargas y frecuencias de
conmutación.
25
2.4 Inversor de voltaje trifásico
El convertidor cuenta con un inversor de voltaje trifásico conformado de 6 IGBT
comerciales G4PC50UD, acomodando 2 IGBT por pierna, tal como se muestra en la figura
2.5.
Figura 2.5: Inversor formado por interruptores ideales (izquierda) e implementado con IGBT (derecha).
Estos son IGBT que cuentan con un diodo en antiparalelo para proporcionar un camino
para corrientes de rueda libre.
Figura 2.6: IGBT comercial G4PC50UD de International Rectifier (izquierda) y esquemático equivalente (derecha).
Un aspecto importante de estos componentes es que son de característica “ultra rápida”,
lo cual permite su implementación en aplicaciones con altas frecuencias de conmutación.
De acuerdo con el fabricante, el semiconductor cuenta con las siguientes características en
su conmutación [22]:
26
Turn-On Delay Time 44
Rise Time 27
Turn-Off Delay Time 240
Fall time 130
Tabla 2.6: Características de conmutación de IGBT G4PC50UD.
De la tabla 2.6 se observa que se requieren 71 ns para encender por completo el IGBT y
370 ns para apagarlo por completo. Estos tiempos son importantes de considerar pues se
observa que cada semiconductor tarda más tiempo en apagarse que en encenderse. Por lo
mismo en los inversores de voltaje tradicionales se debe poner un tiempo muerto entre
encendido y apagado para permitir que la transición entre dos IGBT de una misma pierna
se haga con suficiente tiempo para que uno se logre apagar antes de que su complemento se
encienda. Este tiempo muerto se logra por lo general ya sea implementado internamente en
la circuitería de la interfaz de potencia o por medio de software al configurar las
conmutaciones. Todos los IGBT se conmutan con una señal de voltaje de +15 V aplicada a
la terminal de puerta (gate) con respecto a emisor, mientras que para desactivar basta con
una señal de voltaje cero. Para los tres IGBT que conforman la parte superior de las piernas
(S1, S2 y S3) es necesario flotar sus señales de disparo en la interfaz de potencia.
27
3. Capítulo 3. Acondicionamiento, adquisición y
procesamiento de variables físicas
3.1 Interfaz de potencia
La interfaz de potencia es esencial en el uso de los convertidores electrónicos de
potencia. Esta se encarga de recibir y acondicionar las señales de disparo provenientes del
dispositivo de control en el que se ejecuta la técnica de control, para poder activar o
desactivar las compuertas de los IGBT que conforman el puente inversor trifásico. Para
poder garantizar el funcionamiento adecuado del convertidor, la interfaz de potencia debe
tener una excelente rapidez de respuesta, ya que debe responder a cambios de señales de
entrada en orden de microsegundos. Asimismo, debe proveer aislamiento galvánico entre
los circuitos de pequeña señal y los de potencia [21].
Las señales provenientes del controlador llegan a la interfaz como una señal de 1 byte a
través de 6 cables. Una vez ingresada esta señal lógica en la interfaz, con la ayuda de
optoacopladores se aísla galvánicamente la etapa de control de la etapa de potencia. De
igual forma, en la interfaz de potencia se cuenta con tres fuentes conmutadas flotadas
elevadoras de voltaje que permitirán aislar las señales de los tres IGBT superiores del
puente inversor.
En la figura 3.1 se puede apreciar un diagrama del circuito eléctrico que conforma la
interfaz de potencia. Toda la alimentación de la interfaz se realiza a través de una fuente de
5 VDC. Las señales provenientes del controlador entran a la interfaz a través de un header,
el cual a su vez hace pasar las señales a través de un buffer hex inverter SN74LS06 con el
fin de acondicionar estos pulsos. Las señales provenientes del controlador son ya de 5V, sin
embargo el SN74LS06 puede ser necesario en caso de cambiar el controlador por uno cuya
salida fuese diferente a 5V. Es importante tener en consideración que el hex inverter le dará
una lógica negativa a las señales que provengan del controlador, lo cual debe ser tomado en
cuenta al momento de realizar la programación, en caso de que sea necesario.
Después de pasar por el hex inverter, las señales son enviadas a tres arreglos de
optoacopladores HCPL315J. Cada uno de los dispositivos posee internamente dos
optoacopladores. La señal proveniente del hex inverter enciente un LED emisor que a su
vez activa un LED receptor que junto con un arreglo de transistores ayudan a disparan los
IGBT en la etapa de potencia. Estos optoacopladores permiten un aislamiento galvánico de
hasta 1200 V/ 50 A [21]. Asimismo, son optoacopladores de alta velocidad de
conmutación. En la interfaz de potencia se cuenta con cuatro fuentes conmutadas
TSM0515S que se conectan a la salida de los optoacopladores para ayudar a elevar el
voltaje de la señal de entrada. Una de ellas se encarga de proveer el voltaje de polarización
a los tres de los seis optoacopladores encargados de los IGBT inferiores del puente
inversor. Las otras tres fuentes se encargan cada una de los voltajes de polarización de un
IGBT de la pierna superior. Las señales de disparo que salen de la interfaz se llevan a los
IGBT a través de cable blindado. Por último, la interfaz cuenta con seis LED que permiten
visualizar el estado de cada salida.
28
Figura 3.1: Diagrama esquemático de la interfaz de potencia.
Figura 3.2: Diagrama de circuito impreso de la interfaz de potencia.
29
Figura 3.3: Imagen de la interfaz de potencia.
3.2 Sensores de voltaje
Para realizar el sensado de voltaje se utilizan los transductores de voltaje de lazo cerrado
LV25-P de marca LEM. Dicho elemento está diseñado para realizar mediciones de voltajes
de CD, AC, pulsos, etc. Se debe considerar para la medición que el sensor tiene un ancho
de banda de frecuencia de hasta 10 kHz. El sensor es un dispositivo lineal que basa su
funcionamiento en el efecto Hall. Presenta un aislamiento en AC de hasta 2.5 kV de
acuerdo a pruebas realizadas a 50 Hz por 1 minuto. Este sensor permite realizar mediciones
en un rango de 10/500 VRMS [23]. Hay que considerar que el transductor entrega una salida
de corriente que es proporcional al voltaje medido.
El convertidor cuenta con cinco sensores de voltaje, tres para medición de AC y dos para
medición DC. Para los tres sensores de medición AC, R1 tiene un valor de 56 kΩ, mientras
que para los dos sensores de medición DC, R1 tiene un valor de 100 kΩ. En la figura 3.4 se
observa el diagrama de conexiones para el acondicionamiento de la señal de voltaje
sensado por el LV25-P. La ganancia 2 es un circuito amplificador inversor de ganancia
unitaria y sirve para regresarle la polaridad correcta a la señal. La ganancia 1 es un circuito
amplificador inversor de ganancia variable, la cual es ajustada por medio de un
potenciómetro de precisión en cada sensor para cumplir una relación de transformación de
señal medida a señal acondicionada como se indica en la tabla 3.1. Nótese que el circuito de
acondicionamiento cuenta con una etapa de offset que se puede realizar por medio de un
30
diodo Zener de precisión de 2.5V o por medio de un potenciómetro de precisión. Esta etapa
fue pensada para que el sensor entregue un voltaje a la salida de 0 a 5V en caso de que se
tenga un controlador cuya entrada análoga sea únicamente positiva. Como no es el caso del
controlador utilizado en este proyecto, en los sensores de AC se abrió la pista para eliminar
este offset y se tendrá un voltaje a la salida del sensor de ±2.5V. En el caso de los sensores
DC, no se puso ningún potenciómetro o diodo, por lo que el voltaje de salida es de 0 a 5V.
Figura 3.4: Circuito de acondicionamiento de la señal de voltaje.
Figura 3.5: Diagrama de circuito impreso del sensor de voltaje.
Sensor LV25-P
Ganancia 1
Ganancia 2
Offset
31
Vout con V
Vout sin V Positivo Negativo
TekS
cop
e Van 0.014658 Vdc 2.4635 Vdc @ 196 Vpico -2.5365 Vdc @ -196 Vpico
Vbn -0.00488 Vdc 2.4881 Vdc @ 200 Vpico -2.5919 Vdc @ -196 Vpico
Vcn -0.03662 Vdc 2.4744 Vdc @ 196 Vpico -2.5656 Vdc @ -194 Vpico
Vcap -0.02344 Vdc 3.76 Vdc @232 Vdc
Vs 0.014587 Vdc 4.96 Vdc @ 68 Vdc Tabla 3.1: Pruebas realizadas a sensores de voltaje
No todas las pruebas realizadas a los sensores se hicieron a voltaje nominal. En el caso
del sensor que se utilizará en uno de los capacitores de la red de impedancias, a 5V de
salida el voltaje del sensor, la medición realizada correspondería a 309V.
3.3 Sensores de corriente
Para realizar el sensado de corriente se utilizan los transductores de corriente de lazo
cerrado LA100-P de marca LEM. Dicho componente está diseñado para realizar
mediciones de corriente de CD, AC, pulsos, etc. En el caso del sensor de corriente, el ancho
de banda de frecuencia es de hasta 200 kHz. Al igual que el transductor de voltaje, el de
corriente es un dispositivo lineal que basa su funcionamiento en el efecto Hall. El rango de
medición que permite el transductor es de 0/100 ARMS [24]. Para realizar la medición, basta
con hacer pasar corriente a través de un conductor que pasa a través del sensor, el cual
entrega una salida de corriente que es proporcional a la corriente medida. Para mejorar la
resolución de la medición, a cada uno de los transductores se le dio 10 vueltas con el
conductor.
Se tienen tres sensores de corriente para realizar medición AC y dos sensores de
corrientes para realizar medición DC. En la figura 3.6 se tiene el diagrama de conexiones
para el acondicionamiento de la señal de corriente sensado por el LA100-P. A la salida del
sensor se tiene un potenciómetro de precisión que tiene dos propósitos, el primero es el de
convertir la señal de corriente a un voltaje. El segundo es que este voltaje sea variable
dependiendo de la resistencia del potenciómetro, para así poder tener diferentes ganancias y
poder ajustar el sensor a las necesidades del controlador. De esta forma se logra una
relación de transformación de señal medida a señal acondicionada como se indica en la
tabla 3.2. El circuito de acondicionamiento cuenta con una etapa de offset que se puede
realizar por medio de un diodo Zener de precisión de 2.5V o por medio de un
potenciómetro de precisión. Al igual que con el sensor de voltaje, el objetivo de esta etapa
es obtener un voltaje a la salida de 0 a 5V en caso de que así lo requiera el controlador.
Como se mencionó anteriormente no es el caso del controlador utilizado en este proyecto,
por lo que en los sensores de AC (que cuentan con diodo Zener), para eliminar el offset
basta con puentear la terminal 3 de tierra del potenciómetro a la terminal 2 intermedia del
mismo. Los sensores de corriente AC tendrán un voltaje a la salida de ±2.5V. En el caso de
los sensores DC, no se puso ningún potenciómetro o diodo, por lo que el voltaje de salida
es de 0 a 5V. Todos los sensores fueron diseñados para que la corriente máxima a medir,
AC o DC, sea de 15 Apico. Cabe mencionar que, tanto para los sensores de voltaje como de
corriente, se utiliza cable blindado para llevar la señal medida al controlador.
32
Figura 3.6: Circuito de acondicionamiento de la señal de corriente.
Figura 3.7: Diagrama de circuito impreso del sensor de voltaje.
Sensor
LA100-P
Seguidor de
voltaje y
Ganancia 1
Ganancia 2
Offset
33
Vout con I
Vout sin I Positivo Negativo
Agi
len
t M
ult
imet
er Ia -0.00488 Vdc 1.4027 Vdc @ 8.476 Adc -1.4004 Vdc @ -8.473 Adc
Ib -0.00488 Vdc 1.3927 Vdc @ 8.472 Adc -1.3935 Vdc @ -8.483 Adc
Ic -0.00488 Vdc 1.39 Vdc @ 8.475 Adc -1.3899 Vdc @ -8.488 Adc
Icap 0.0023 Vdc 2.8279 Vdc @8.474 Adc
Is 0.0041 Vdc 2.8249 Vdc @ 8.473 Adc Tabla 3.2: Pruebas realizadas a sensores de corriente
3.4 Controlador
Como controlador se utiliza un Single-Board RIO-9606 de la marca National
Instruments, el cual tiene las siguientes características: procesador industrial de 400 MHz,
512 MB de almacenamiento no volátil, 256 MB DRAM para control y análisis
determinístico, FPGA Xilinx Spartan-6 LX45 reconfigurable para temporización,
procesamiento en línea y control personalizados. El sbRIO trae su propia fuente de
alimentación de 24VDC, 0.8 A y cuenta con distintos puertos de comunicación, como el
puerto Ethernet de 10/100 Mbits/s, CAN, serial RS232 y USB. Para realizar la
comunicación con el controlador en este proyecto se utiliza el puerto Ethernet.
Figura 3.8: Single-Board RIO-9606
El sbRIO se acopla a través de un conector de alta velocidad y amplio ancho de banda
con la tarjeta RIO Mezzanine de Controlador de Inversores de Propósito General (GPIC
por sus siglas en inglés) modelo 9683. El conjunto GPIC-sbRIO está especialmente
diseñado para aplicaciones embebidas de alto volumen de control de electrónica de
potencia, adquisición de datos y análisis que requieren alto rendimiento y fiabilidad [25].
Entre las características importantes que posee el GPIC 9683, se destaca que prosee 16
canales análogos simultáneos de entrada que pueden ser conectados de forma común o
diferencial, 8 canales escaneados análogos de entrada, 8 canales análogos de salida, 28
34
canales de entrada digital de tipo sourcing, 24 canales de salida digital de tipo sinking, 14
canales de salidas digitales de media pierna, 4 canales de salida digital para el control de
relevadores y 32 canales de entrada/salida digital TTL de bajo voltaje. Estos conectores se
aprecian en la figura 3.9.
Figura 3.9: Conectores del Controlador de Inversores de Propósito General (GPIC) 9683
Para este proyecto se utilizan diez canales análogos simultáneos de entrada conectados
de modo común para realizar la medición de los diez sensores. Estos canales análogos
tienen un rango de entrada de ±5 y ±10 V. De estos rangos se planea utilizar el de ±5.
También se utilizan seis salidas digitales de tipo sinking para llevar las señales de control a
la interfaz de potencia. Estas salidas digitales pueden llevar hasta 20 mA por canal y ser
alimentadas con una fuente externa de 0 a 30V. La conexión para utilizar las salidas
digitales de tipo sinking se muestra en la figura 3.10. Se utiliza una fuente externa de 5 VDC
y resistencias R1 de 4.5 kΩ para limitar la corriente. Se debe considerar que el voltaje
inicial de salida es de tipo abierto, es decir que con un 0 lógico se tendrá un voltaje VCC y
con un 1 lógico se tendrá un voltaje de 0. Esto representa una lógica negada, sin embargo
como se mencionó en el apartado 3.1, la interfaz de potencia recibe a las señales de control
con un hex inverter, lo cual permitirá que una salida lógica alta en software sea realmente
una salida de alimentación de un IGBT. Para tener acceso a estas conexiones con el GPIC
se requieren de dos conectores SH2-40G-PT. Por practicidad los conectores SH2-40G-PT
están acoplados a dos tiras de cable plano AWM2651 de 40 pines. Por facilidad y espacio
cada uno de los cables va a una tablilla protoboard diferente en la que se tienen las señales
de los sensores y las resistencias con su alimentación VCC.
35
Figura 3.10: Conexión para utilizar una salida digital tipo sinking
Como se ha mencionado anteriormente es común que en los inversores de voltaje
tradicionales se utilicen tiempos muertos entre conmutaciones para evitar que al encender y
apagar dos IGBT de una misma pierna se haga un corto circuito. Si bien esto no es un
problema utilizando un QZSI, algunas pruebas que se realizan son únicamente con la
sección del inversor trifásico, por lo que si es necesario utilizar tiempos muertos en estas
pruebas. Estos tiempos muertos son introducidos por el GPIC. Para observarlos se realizó
una prueba de modulación trifásica simple de una señal con periodo de 54 μseg, la cual se
puede observar en la figura 3.11. En esta figura Ch1 y Ch2 son las señales de salida digital
del GPIC correspondientes a los interruptores S1 y S4 respectivamente que se pueden
observar en la figura 2.5, los cuales conforman la pierna de la fase A del inversor. Ch3 y
Ch4 son los voltajes de Gate-Emisor de S1 y S4 respectivamente. Nótese que Ch1 y Ch2
están invertidos para que coincidan con el comportamiento real de la señal de disparo. Para
realizar esta medición se necesitó utilizar dos puntas flotadas de voltaje Keysight N2791A
para los canales 3 y 4.
Figura 3.11: Modulación simple de señal a T=54 μseg para observar tiempos muertos.
De la figura anterior se observa que entre los voltajes altos de disparo existe un tiempo
muerto. Este tiempo muerto se puede apreciar mejor en la figura 3.12. Algunas
observaciones que se pueden hacer de esta imagen, son que primero existe un pequeño
36
retraso entre el cambio de valor de las señales digitales. Asimismo, existe un pequeño
retraso entre la señal digital de entrada y de salida de la interfaz de potencia. Se realiza una
medición entre el tiempo en el que S4 se apaga y S1 comienza a encenderse y el tiempo
obtenido es de aproximadamente 2 μseg. Este tiempo es importante de considerar, ya que
los IGBT tardan más en apagarse que en encenderse y si el tiempo de apagado fuera mayor
a 2 μseg podría ocurrir un corto circuito. Como se mencionó en la tabla 2.6, el tiempo de
apagado de los IGBT que conforman el puente inversor es de 370 ns por lo que es seguro
que no ocurrirá un corto circuito ocasionado por la estrategia de conmutación si es que no
se desea.
Figura 3.12: Medición de tiempo muerto de señal a T=54 μseg.
3.5 Acondicionamiento de señales por software
En las tablas 3.1 y 3.2 se tienen resultados de mediciones realizadas con los sensores.
Estas mediciones ayudaron a confirmar el buen funcionamiento de los sensores, sin
embargo pruebas posteriores fueron necesarias para garantizar que el valor correcto es
procesado por software. El software utilizado para trabajar con el controlador consta del
sistema de desarrollo LabVIEW 2015, así como los módulos de LabVIEW Real-Time y
LabVIEW FPGA correspondientes al mismo año. Para realizar el acondicionamiento por
software de los sensores se le pusieron voltajes/corrientes de corriente directa a estos
mientras se medían los mismos con multímetros Agilent. De igual forma se desplegaba la
medición directa de las entradas análogas. Con estos valores es fácil ajustar el offset
necesario para obtener una lectura de 0 cuando no se tenga voltaje o corriente en los
sensores, así como calcular la ganancia particular de cada sensor usando Ec.3.1. Los
resultados de estos cálculos se pueden observar en la figura 3.13.
37
Figura 3.13: Acondicionamiento por software de sensores
Algo importante de tener presente al realizar la programación del sbRIO es que todos
los valores que maneja el FPGA son del tipo punto fijo (FXP). Las características de cada
valor de punto fijo se programan, para lo cual se le indica si el valor manejado lleva signo o
no, su tamaño de palabra y su tamaño de palabra de entero. En base a estos parámetros se
definen los valores máximo y mínimo que pueden manejarse así como la precisión la
variación del número (decimales que puede manejar). La definición del FXP es importante
pues números muy grandes y con muchos decimales resultan en cálculos tardados. Con
propósito de disminuir la carga computacional, se suelen realizar conversiones de punto fijo
a lo largo de la programación que permitan transformar un valor recién calculado a uno con
menor cantidad de decimales o incluso de magnitud. Para realizar estas conversiones es
necesario tener presente los valores físicos que se manejan. Al realizar la lectura de valores
análogos hay que considerar que es de los procesos más tardados que tiene el FPGA, lo
cual le toma 8.6 μseg. Ya con los cálculos del acondicionamiento, el realizar una lectura de
las 10 señales análogas le toma al FPGA 8.7 μseg.
38
4. Capítulo 4. Control Predictivo de Estados Finitos
Basado en Modelos (FCS-MPC)
Los convertidores electrónicos de potencia son sistemas de naturaleza híbrida, la cual
incluye partes lineales y no lineales y un número finito de interruptores que funcionan con
señales de disparo discretas. De igual forma tienen varias restricciones que deben
considerarse para realizar el control, algunas atribuidas al sistema como voltajes y
corrientes máximas y otras impuestas por cuestiones de seguridad [26]. El diseño de
cualquier estrategia de control requiere tomar en cuenta un modelo de la planta para ajustar
los parámetros de control. Los modelos en el caso de los convertidores electrónicos de
potencia han sido estudiados por años y son bien conocidos. Por otra parte, el desarrollo
tecnológico actual de plataformas digitales de control, como los FPGA, permiten cubrir la
necesidad de rápido procesamiento de variables requeridas para realizar el control de
variables eléctricas de forma confiable. Todas estas características mencionadas permiten
acercar de forma natural la aplicación y los recursos actuales hacia la estrategia de control
predictivo basado en modelos, la cual lleva ya aproximadamente tres décadas de constante
desarrollo y es considerado actualmente como uno de los avances más importantes en el
control de procesos [6].
Figura 4.1: Características de convertidores de potencia y drives que hacen del MBCP una solución natural [26].
Si bien el control predictivo puede cubrir una amplia familia de controladores y no una
estrategia de control específica, en el caso del control en convertidores electrónicos de
potencia este se puede clasificar en cuatro métodos, los cuales se presentan con sus
respectivas características en la figura 4.2. El elemento común entre estas familias de
controladores es que un modelo del sistema se utiliza para predecir el comportamiento a
futuro de las variables dentro de periodo específico de tiempo, de tal forma que se optimiza
39
la selección de una acción por medio de la minimización el error generado por las posibles
acciones utilizando una función de costo. Esta estructura de control presenta varias ventajas
respecto a otros tipos de control, entre las cuales se puede mencionar: que el concepto es
bastante intuitivo y fácil de entender, casos con múltiples variables pueden ser fácilmente
considerados, puede ser aplicado a una amplia variedad de sistemas, se tiene una fácil
inclusión de no linealidades en el modelo, los tiempos muertos pueden ser compensados,
fácil manejo de restricciones, fácil implementación del controlador resultante, tiene una
metodología apropiada para la inclusión de modificaciones y extensiones dependiendo de
alguna aplicación específica. Por otro lado, las principales desventajas de este tipo de
controladores son: que se deben realizar un gran número de cálculos en comparación a
controladores clásicos, el modelo del sistema tiene influencia directa en la calidad del
controlador resultante y que un algoritmo de adaptación debe ser considerado cuando los
parámetros del sistema cambian en el tiempo [26].
Figura 4.2: Clasificación de los métodos de control predictivo utilizados
en convertidores electrónicos de potencia y sus características [26].
4.1 Principio básico de funcionamiento
En la implementación del control predictivo basado en modelos, se considera un
algoritmo que utiliza un modelo del sistema para predecir el comportamiento futuro de las
variables del sistema para el siguiente periodo de tiempo, llamado ventana horizontal. La
información obtenida de la predicción se evalúa en el controlador para obtener una acción
óptima de acuerdo al criterio predefinido de optimización. Únicamente esta acción óptima
se aplica al sistema y el algoritmo se vuelve a calcular en cada periodo de muestreo.
40
Figura 4.3: Esquema general del control predictivo basado en modelos (MPC).
Como se ha mencionado antes, al implementar el control predictivo a los convertidores
electrónicos de potencia (CEP) se puede aprovechar la ventaja de su naturaleza discreta.
Como los CEP tienen un número finito de estados, el problema de optimización del control
predictivo basado en modelos puede ser simplificado y reducido a la predicción del
comportamiento del sistema únicamente para esos posibles estados. Entonces cada
predicción es evaluada dentro de la función de costo y en consecuencia se selecciona e
implementa el estado que presente el menor costo. Este enfoque se llama Control Predictivo
de Estados Finitos Basado en Modelos (FCS-MPC).
4.1.1 Principio de operación del FCS-MPC
El principio de operación puede ser explicado de manera concisa en los siguientes
puntos:
El problema de control del convertidor de potencia puede ser definido como la
determinación de una acción de control apropiada que va a llevar a una
variable genérica del sistema tan cerca como sea posible de un valor de
referencia deseado .
Considerar el comportamiento cualitativo de y su valor regular de muestreo
en un periodo de muestreo para un sistema con un número finito de
acciones de control , donde las mediciones, cálculos y acciones de control se
realizan de forma instantánea (caso ideal).
Las acciones de control son finitas con . Por lo que pueden ser
evaluadas junto con el valor medido dentro de una función predictiva ,
para predecir todas las posibles transiciones del sistema
para . Esta función predictiva es obtenida directamente del modelo
discreto y los parámetros del sistema.
Se define una función de costo para calificar las posibles acciones de control y
determinar cuál acción de control seleccionar. Esta depende del valor deseado de
referencia y de la predicción. Un ejemplo típico sería el error absoluto entre la
predicción y la referencia:
Carga Convertidor
Minimización
de la función
de costo
Modelo
predictivo
Mediciones
Variable de referencia
Predicción
41
Otros tipos de función error pueden ser utilizados, como el error cuadrático o el
valor medio del error:
Nótese que las funciones de error requieren de una referencia futura para ser
evaluadas, la cual no siempre es conocida. Para evitar usar referencias futuras, se
suele utilizar:
La ecuación 4.4 es válida cuando se usan tiempos de muestreo pequeños o cuando
las referencias son constantes en operación estable, sin embargo hay que considerar
que esto implica un retraso de un tiempo de muestreo en el seguimiento de la
referencia. El error generado por las ecuaciones 4.1 y 4.2 dan resultado similar
cuando se considera un solo término de error. Sin embargo con más de un término
la función de costo puede dar diferentes resultados, esto ya que el error cuadrático
implica un costo sobreproporcional, el cual produce una mayor penalización para
mayores errores comparados contra menores errores. Esto puede ser utilizado por
ejemplo para controlar las variables a un punto más cercano a la referencia y así
obtener amplitudes de rizado menores. De igual forma el error cuadrático ayuda a
obtener un control más rápido sobre la variable a la que se aplica, sin embargo esto
genera mayores frecuencias de conmutación. En el caso de la ecuación 4.3, esta
toma en cuenta toda la predicción durante el periodo y no solo el valor final en el
instante , por lo tanto el valor promedio de la variable es más cercano a la
referencia, obteniendo así un mejor seguimiento de la señal de referencia. Si se
considera que se tiene un rápido periodo de muestreo, como suele suceder en
convertidores de potencia, al usar estas tres funciones de error no se aprecia gran
diferencia en su desempeño, por lo tanto por simplicidad y reducción del esfuerzo
computacional, la función de error absoluto bastaría para este proyecto [15], [26].
Por último se evalúa la función de costo para las n predicciones, llevando a n
diferentes costos. Se selecciona la acción que lleva a un costo mínimo:
para .
Analizando el caso de operación ideal, referenciado a la figura 4.4, considerando el
control de una variable se observa que en el instante , la predicción es la
más cercana a la referencia y por lo tanto la selección el estado es realizada y
aplicada en . Nótese en la parte inferior de la figura, que el tiempo en el que se
calcula el valor óptimo y se aplica el estado resultante es prácticamente cero.
42
Figura 4.4: Modo de operación ideal del control predictivo [26].
El problema con este caso idealizado es que las variables deben ser medidas, predichas y
controladas de manera instantánea, lo cual no es factible en aplicaciones de tiempo real.
Este puede ser un problema si se requiere de un tiempo significante para realizar estas
tareas. De ser así, lo que sucedería durante el instante , sería que el estado previo
seguiría aplicado de forma continua hasta haber terminado los cálculos correspondientes a
la predicción de este periodo y aplicado el estado resultante . Esto se puede observar en la
figura 4.5.
Figura 4.5: Respuesta real del control predictivo operando de modo ideal [26].
43
Una opción para evitar esto, es que se utilice una predicción a dos pasos de ventaja, en la
cual la acción de control a aplicar en el siguiente periodo de tiempo es determinada. Este
caso implica que en se determina la acción de control del tiempo de muestreo , es
decir se determina . De esta forma se tiene un periodo de muestreo para realizar
el algoritmo [15], [26]. Hay que considerar que el tiempo de muestreo debe ser mayor que
el tiempo total necesario para realizar la medición, cálculo y acción.
En el tiempo de muestreo , se inicia realizando una medición y aplicando la
acción previa de control , obtenida en el tiempo . Como se empieza conociendo la
acción de control y el modelo del sistema, se puede realizar directamente una primera
predicción para estimar el valor futuro de (primer paso de aproximación). Se usa
este valor estimado en el algoritmo FCS-MPC para realizar el cálculo de las
posibles acciones de control, obteniendo entonces las predicciones de que se
evaluarán en la función de costo y permitirán obtener así la selección óptima (segundo paso de aproximación). Estos cálculos se realizan durante el primer periodo de
muestreo y luego, en se aplica la selección óptima , mientras es
medida para realizar nuevamente el algoritmo. Esto puede observarse en la figura 4.6.
Figura 4.6: Operación del FCS-MPC utilizando dos pasos de ventaja [26].
Similar a la ecuación 4.1, la función de costo correspondiente a este caso sería:
Es posible aproximar el valor de la referencia futura al valor de la referencia actual, de
forma análoga a la ecuación 4.4, mientras la referencia sea constante en estado estable o se
tenga un tiempo de muestreo pequeño. Nótese que esta aproximación introduce dos tiempos
de muestreo de retraso en el seguimiento de la referencia. Tanto los retrasos a uno como a
44
dos pasos en señales sinusoidales pueden ser compensados calculando una referencia futura
a uno o dos pasos usando métodos que implican el uso de la fórmula de extrapolación de
Lagrange [26]. Otra forma de compensar estos retrasos, en caso de disponer del recurso
computacional en el controlador, es por medio de la generación de señales de referencia
sinusoidales adelantadas el mismo número de pasos que el retraso generado. Estas señales
sinusoidales representan las referencias a futuro del modelo que se está trabajando.
4.1.2 Factores de peso en la función de costo
Una de la de las principales ventajas de la implementación del control predictivo de
estados finitos basado en modelos es que es posible implementar y controlar variables de
diferente naturaleza simultáneamente en una misma función de costo. Sin embargo, el
utilizar una combinación de dos o más variables de diferente naturaleza en la función de
costo no se realiza de forma directa, pues diferente naturaleza implica diferentes unidades y
magnitudes en los valores de las variables. De igual forma, podrían ocurrir efectos de
acoplamiento entre las variables o una sobreestimación de la importancia de una variable
respecto a las otras variables en la función de costo, haciendo que su presencia no importe o
no sea controlable [27].
Para adicionar variables de diferente naturaleza a la función de costo, se agrega junto
con ellas un factor de peso, el cual sirve para representar la importancia o costo de agregar
esa nueva variable en relación con las otras variables de control. Estos factores de peso se
diseñan para cada aplicación para obtener el resultado deseado. No existe actualmente
algún método analítico o numérico o teoría de control que permita ajustar estos parámetros,
por lo que actualmente se usan métodos empíricos para diseñarlos [26].
Dependiendo de la naturaleza de las variables agregadas en la función de costo, esta
puede ser clasificada en diferentes grupos con el fin de facilitar el procedimiento de ajuste
de los factores de peso:
A) Función de costo sin factor de peso: este tipo de función maneja variables de un
solo tipo y por lo tanto no requiere ningún factor de peso. Ejemplos de este tipo de
función son cuando se controla corriente en un VSI, cuando se controla potencia o
cuando se controla voltaje.
B) Función de costo con términos secundarios: este tipo de función tiene un término u
objetivo primario que debe ser alcanzado para así proveer de un comportamiento
correcto al sistema. En adición a este sistema primario, se pueden agregar
restricciones secundarias para mejorar el desempeño, eficiencia o calidad de la
energía. La importancia del segundo término puede variar ampliamente por medio del
uso de los factores de peso. La estrategia de FCS-MPC no fuerza la conmutación en
cada periodo, lo cual implica que la frecuencia de conmutación promedio sea
variable. Se podría adicionar entonces una variable que reduzca la frecuencia de
conmutación con su respectivo factor de peso. Otros ejemplos de función de costo
con términos secundarios son el control de corriente con reducción de voltaje de
modo común, o control de corriente con reducción de potencia reactiva.
C) Función de costo con términos igual de importantes: se trata de sistemas con
variables importantes que deben ser controladas de manera simultánea. En este caso
45
la función de costo contiene distintos términos y los factores de peso se encargan de
compensar la diferencia de la naturaleza de las variables. Un ejemplo de esto es el
control de par y flujo en máquinas de inducción.
Como se verá más adelante, la función de costo del QZSI cae en la clasificación de
función de costo con términos secundarios. Para esta clasificación, el procedimiento
sugerido para sintonizar los valores es el siguiente [26], [27]:
1. Como el sistema puede ser controlado inicialmente usando solo los términos
primario, se ignoran los factores de peso de los términos secundarios . Por lo
tanto el convertir la función de costo a una función sin factores de peso permite
establecer un punto de partida para la medición del comportamiento de la variable
primaria.
2. Se establecen medidas o figuras de mérito que serán utilizadas para evaluar el
rendimiento obtenido por el factor de peso. Un ejemplo de estas figuras de mérito en
el control de corriente como variable primaria, puede ser el valor RMS en estado
estable o su distorsión armónica total (THD).
3. Se evalúan las mediciones de la variable primaria y secundaria empezando con un
factor de peso y aumentando el valor del factor de peso gradualmente. Se
graban los valores de las variables hasta que el valor del término secundario ha
alcanzado el valor deseado para la aplicación específica. Incluso se puede seguir
incrementando el valor de factor de peso hasta que la variable primaria no sea
controlada apropiadamente.
Este procedimiento puede ser programado de forma automática y repetitiva en una
simulación de forma que se introduzca e incremente el factor de peso después de cada
simulación. Para reducir el número de veces que se debe realizar la simulación, es posible
implementar un algoritmo de “branch and bound”. Este algoritmo consiste en seleccionar
un par de valores iniciales de factores de peso, los cuales son de diferentes magnitudes para
cubrir un rango amplio, por ejemplo . Se realizan simulaciones con estos
factores de peso y se realizan las mediciones de los términos primario (M1) y secundario
(M2). Luego se comparan estos resultados con el error máximo permitido para la aplicación
y el que cumpla mejor se introduce a un nuevo intervalo que se encuentra entre los dos
factores de peso con el menor error. Para esto se puede utilizar un término medio de factor
de peso. Este proceso se continúa hasta obtener un resultado apropiado.
Un ejemplo de este procedimiento se muestra en la figura 4.7. En esta figura cada línea
continua representa una nueva simulación mientras que las líneas punteadas representan
valores que ya han sido simulados con anterioridad. Este método reduce el número de
simulaciones necesarias para obtener un buen factor de peso.
46
Figura 4.7: Ejemplo de algoritmo “Branch and Bound” [27].
4.2 Control de corriente en inversor trifásico con carga RL
4.2.1 Modelo del convertidor
Como se ha mencionado antes, los inversores trifásicos poseen 8 estados en total, los
cuales se pueden observar en la tabla 1.1. Usando estos estados se puede considerar
entonces la convención de la figura 4.8:
Figura 4.8: Convención de señales de disparo para un VSI.
Definiendo un vector unitario:
El cual representa un desfasamiento de 120° entre fases, el vector de voltaje de salida del
inversor puede ser definido como:
47
Donde es el voltaje de la fuente que alimenta al inversor y
Los vectores de voltaje que se obtienen de los posibles estados activos del inversor se
pueden apreciar en la figura 4.9.
Figura 4.9: Estados y cálculo de vectores de voltaje en VSI (izquierda), vectores de voltaje en el plano real-imaginario (derecha).
4.2.2 Modelo de la carga
Utilizando la convención de la figura 4.10, las ecuaciones que definen el
comportamiento dinámico de la corriente de cada fase en la carga se pueden expresar de la
siguiente forma:
El vector de voltaje de salida del inversor puede ser escrito como:
Sustituyendo las ecuaciones 4.9, 4.10 y 4.11 en 4.12 se obtiene:
48
Definiendo el vector espacial de corriente:
Y considerando que:
Se obtiene el modelo dinámico de la carga, que puede ser escrito por la ecuación
diferencial en forma vectorial:
Figura 4.10: Control de corriente en VSI implementando FCS-MPC en carga RL. Para obtener un modelo discreto se pueden utilizar diferentes métodos de discretización
válidos para el modelo. Considerando que la carga puede ser modelada como un sistema de
primer orden, entonces el modelo discreto de esta puede ser obtenido usando una
aproximación de la derivada, para lo cual se utiliza la aproximación de Euler:
a b
c n
N
49
A partir de esta aproximación se pueden sustituir la ecuación 4.18 en 4.16 y despejar la
corriente en el tiempo . Haciendo esto es posible deducir dos modelos de la carga:
Modelo 1: considerando que el valor de voltaje y corriente utilizados son los
correspondientes al finalizar
Modelo 2: considerando que los valores de voltaje y corriente utilizados son los
correspondientes al inicializar
Entre estos dos modelos, el modelo 2 ha sido encontrado en la mayoría de las fuentes
consultadas mientras que el modelo 1 se ha encontrado en solo un par. Por lo mismo, se ha
decidido seguir trabajando este proyecto a partir del segundo modelo.
4.2.3 Definición de la función de costo
Como se ha indicado, en esta sección se busca realizar un control de corriente en la
carga. Por lo tanto la función de costo debe consistir de los términos de corriente de
referencia deseado en la carga y de la predicción de corriente en la carga. Es conveniente
trabajar entonces estos términos de forma vectorial:
En la ecuación anterior y
son las partes real e imaginaria respectivamente
del vector de corriente de referencia , mientras que y son las
partes real e imaginaria respectivamente del vector de corriente obtenido de la
ecuación 4.24. Para obtener las componentes real e imaginaria de los vectores de corriente,
se utiliza una transformación alfa-beta, también conocida como transformación Clarke:
50
Si bien la ecuación 4.25 es suficiente para elegir los estados óptimos para el control de
corriente, es posible agregar un elemento extra N con su respectivo factor de peso a la
función de costo que permita también controlar la frecuencia de conmutación:
El elemento N se encarga de calcular si existirá un cambio en la conmutación entre el
tiempo de muestreo previo y el actual. Por lo que N puede ser definida como:
4.2.4 Implementación de la estrategia de control
Para darle un significado físico al control predictivo, en la figura 4.11 se presenta un
ejemplo de señal de referencia de la corriente en una fase. En el tiempo se aplica el
algoritmo de control y se encuentra que el estado óptimo para acercarse lo más posible a la
referencia en el tiempo se logra aplicando el estado 3. En la figura se aprecia de
forma más clara, como la diferencia entre el valor obtenido seleccionando el estado 2 y la
señal de referencia representa un mayor error que al seleccionar el estado 3. Por lo tanto en
el instante de tiempo el estado 3 es seleccionado. El algoritmo de control se repite para el
instante de tiempo , encontrando que si se aplica en este instante de tiempo el estado
4 se logrará acercarse lo más posible a la referencia en el tiempo .
Figura 4.11: Ejemplo de referencia de corriente y sus posibles soluciones aplicando FCS-MPC [28].
Por otro lado, hay que considerar que en la estrategia de control se está trabajando con
las componentes real e imaginaria del vector de corriente de referencia. Estas componentes
se presentan en el tiempo y en el plano real-imaginario en la figura 4.12. Análogo a la
explicación de la figura 4.11, lo que se maneja ahora en la estrategia de control son dos
referencias vectoriales discretas, que se obtienen de la transformación alfa-beta tres
51
referencias sinusoidales en el tiempo desfasadas 120°, y que pueden ser representadas en el
tiempo como en la imagen superior de la figura 4.12.
De la imagen inferior en la figura 4.12 se observa que para el instante de tiempo discreto
, al aplicar el algoritmo de control presente en la figura 4.13 se obtiene que elegir el
vector 2 es la mejor opción para acercarse a la referencia en el tiempo discreto . Si se
observa la imagen superior de la figura 4.12, se aprecia que la distancia mínima a la
referencia alfa en el tiempo discreto efectivamente se obtiene con el vector 2 pero
también con el vector 6, mientras que la distancia mínima a la referencia beta se obtiene
con los vectores 2 y 3. Sin embargo, el vector 2 es el único vector con el que se obtiene el
menor error para ambas referencias.
Figura 4.12: Referencias vectoriales en el tiempo (superior) y en el plano real-imaginario (inferior) y su posible solución aplicando FCS-MPC [15].
52
El algoritmo de control implementado se resume en la figura 4.13. En dicha figura puede
observarse que se utiliza una sola ventana horizontal para la implementación del algoritmo.
De igual forma, el estado óptimo es aplicado al finalizar el algoritmo. Como se planteó
anteriormente esto implica un retraso en la respuesta del control, con lo cual se puede
obtener un control funcional pero no completamente optimizado. Para el alcance de este
proyecto se planea el uso de este tipo de control. Para el algoritmo se puede considerar que
.
Inicio
Medición:
Definición Referencias:
Conversión αβ:
Conversión αβ:
Aplicar estado:
No
Si
Figura 4.13: Diagrama de flujo del controlador
53
4.3 Control de corriente en QZSI con carga RL
4.3.1 Modelo del convertidor
Como se mencionó en la sección dos, el estado shoot-through (ST) agrega 7 nuevos
estados a los 8 estados activos de un inversor trifásico. Por lo tanto los 15 estados válidos
para un QZSI se presentan en la tabla 4.1 De igual forma, se mencionó en esta sección que
para trabajar en el estado ST basta con conmutar todos los interruptores al mismo tiempo,
esto para distribuir de forma equitativa la corriente entre las tres piernas del inversor y así
estresar menos los componentes.
No.
Estado S1 S2 S3 S4 S5 S6
NST
1 0 0 0 1 1 1
2 1 1 1 0 0 0
3 1 0 0 0 1 1
4 1 1 0 0 0 1
5 0 1 0 1 0 1
6 0 1 1 1 0 0
7 0 0 1 1 1 0
8 1 0 1 0 1 0
ST
9 1 0 0 1 0 0
10 0 1 0 0 1 0
11 0 0 1 0 0 1
12 1 1 0 1 1 0
13 1 0 1 1 0 1
14 0 1 1 0 1 1
15 1 1 1 1 1 1 Tabla 4.1: Estados válidos de un QZSI
Pensando en optimizar la cantidad de cálculos a realizar en el controlador, es
conveniente reducir los estados de la tabla 4.1 a sólo 8 estados. Esto se logra combinando
los estados 1 y 2 que generan un voltaje cero en el inversor. Por lo tanto los estados a
utilizar son los presentados en la tabla 4.2.
No.
Estado S1 S2 S3 S4 S5 S6
NST
1 0 0 0 1 1 1
2 1 0 0 0 1 1
3 1 1 0 0 0 1
4 0 1 0 1 0 1
5 0 1 1 1 0 0
6 0 0 1 1 1 0
7 1 0 1 0 1 0
ST 8 1 1 1 1 1 1 Tabla 4.2: Estados del QZSI a utilizar en el controlador
54
Usando estos estados se puede considerar entonces la convención de la figura 4.14. Los
vectores de voltaje a la salida del inversor que se obtienen de los posibles estados del QZSI
son exactamente los mismos que los que se pueden obtener con un VSI. Por lo tanto los
vectores de voltaje debido a estados del QZSI también se representan y calculan por medio
de la información presente en la figura 4.9
Figura 4.14: Convención de señales de disparo para un QZSI
Sin embargo, un punto muy importante a resaltar es que a diferencia del voltaje de la
ecuación 4.7, que era un valor constante en todo momento, el QZSI posee un voltaje DC-
link que no es constante. Este voltaje es de forma pulsante, el cual alcanza un valor de 0
durante el estado ST y un voltaje equivalente a la suma de los dos capacitores que
conforman la red de impedancias durante el estado NST. Debe considerarse entonces que
para utilizar la figura 4.9 usando el QZSI, el voltaje se calcula despejando el voltaje
pico del DC-link de la ecuación 2.25:
Tomando en cuenta que en estado estable:
Basta entonces con despejar el shoot-through duty ratio D y sustituirlo en la ecuación
4.30 para obtener el voltaje DC-link en función del voltaje de entrada y el voltaje del
capacitor C1:
Tómese como referencia la figura 4.15. Del lado de la red de impedancias, es deseable
realizar un control de la corriente del inductor L1 y del voltaje de capacitor C1 en la red de
impedancias, ya que esto permite controlar el lado de corriente directa. Por lo tanto
midiendo y controlando estos valores se puede obtener un mejor rendimiento del
convertidor. Si se desea más precisión al momento de realizar los cálculos y se conoce la
55
resistencia parásita del capacitor C1, se puede modelar la corriente del capacitor no ideal de
la siguiente forma:
Figura 4.15: Control de corriente en QZSI implementando FCS-MPC en carga RL
Despejando la derivada del voltaje respecto al tiempo se obtiene:
Sustituyendo las derivadas con la aproximación de Euler de Ec.4.18 en la ecuación 4.34
y considerando que los valores de corriente utilizados son los correspondientes al inicializar
:
Reacomodando los términos se obtiene:
Al realizar simulaciones se encontró que los resultados no varían mucho si se consideran
o no las resistencias parásitas. Por lo tanto esta será despreciada. En el inversor físico no se
puede medir la corriente del capacitor C1 debido a que no está adaptado para eso. El voltaje
del capacitor durante los dos estados de operación puede ser obtenido de forma discreta de
la siguiente manera:
56
1. Durante el estado Non-Shoot-Through:
Donde es la corriente del convertidor que puede ser definida como:
Sustituyendo esta corriente en la ecuación 4.36 se obtiene:
Nótese que la ecuación 4.39 implicaría realizar mediciones de corriente en la inductancia
L1 y el puente inversor, cosa que es factible con el inversor físico. Por otro lado, es
pertinente mencionar que otros autores prefieren definir el voltaje en el capacitor C1 como:
Esta ecuación implica la predicción de la corriente en el inductor y en el puente inversor.
2. Durante el estado Shoot-Through:
Sustituyendo Ec.4.41 en 4.36 se obtiene:
Nuevamente esta ecuación implicaría realizar mediciones de corriente en la inductancia,
cosa que es factible con el inversor físico. Análogamente a la ecuación 4.40, es posible
encontrar en la literatura la ecuación 4.42 escrita de la forma:
Esta ecuación implica la predicción de la corriente en el inductor L1.La ecuación que
define el voltaje en la inductancia L1 está dada por:
Despejando la derivada de la corriente respecto al tiempo, aplicando la aproximación de
Euler y considerando que los valores del voltaje utilizado es el correspondiente al
inicializar se obtiene:
Arreglando los términos:
57
La corriente de la inductancia durante los dos estados de operación puede ser obtenida
de forma discreta de la siguiente manera:
1. Durante el estado Non-Shoot-Through:
Sustituyendo la ecuación 2.10 en la ecuación 4.46:
2. Durante el estado Shoot-Through:
Sustituyendo la ecuación 2.5 en la ecuación 4.46:
Despejando de la ecuación 2.28 y sustituyéndolo en la ecuación 4.48:
Así como las ecuaciones 4.40 y 4.43, las ecuaciones 4.47 y 4.49 se pueden encontrar en
la literatura escritas con la predicción del voltaje de capacitor C1, es decir como .
Nótese que esto implica que las ecuaciones anteriormente mencionadas están de cierta
forma acopladas, pues las predicciones de voltaje de capacitor C1 dependen de las
predicciones de corrientes de inductor L1 y viceversa. Para efectos de cálculo, es posible
considerar constante los voltajes de capacitor y las corrientes de inductancia a lo largo del
periodo de muestreo, lo cual simplifica el uso de las ecuaciones pues el uso de predicciones
ya no sería necesario. Debido a que sería menor la variación del voltaje del capacitor C1 que
la variación de corrientes en el inductor L1, como se vio en la etapa de diseño de la sección
2.2, es recomendable utilizar las ecuaciones 4.47 y 4.49 para calcular las ecuaciones 4.40 y
4.43. Para la ecuación 4.40 se deberá tomar en cuenta que las corrientes de las tres fases en
el tiempo necesarias para el cálculo de , se consideran iguales a las
corrientes de las tres fases en el tiempo , esto debido al pequeño periodo de muestreo.
4.3.2 Modelo de la carga
Como se observa en la figura 4.15, a la salida del convertidor se tiene un filtro LCL y
después una carga RL. Tanto el filtro LCL como la carga RL son cargas en serie desde el
punto de vista del convertidor. La carga total puede ser reducida a y
. Esto es posible debido a que la parte LC junto con su respectiva
resistencia de amortiguamiento del filtro del lado del convertidor tiene el objetivo primario
de reducir el rizado de corriente de alta frecuencia [17]. Por lo mismo, al final la carga
sigue siendo del tipo RL y el mismo modelo de la sección 4.2.2 es aplicable.
4.3.3 Definición de la función de costo
La función de costo consiste de los mismos dos términos de la función de costo presente
en la ecuación 4.25. Además, esta debe incluir el término para el control de voltaje de
capacitor C1 y corriente de inductancia L1:
58
De los nuevos componentes agregados,
es la referencia de corriente del inductor 1, la
cual se define por medio de la ecuación 2.40. es la referencia de voltaje del capacitor 1.
Cuando se trabaja con cargas RL en serie con una fuente de voltaje, es recomendable que
para definir la referencia del voltaje del capacitor se duplique el valor pico del voltaje línea-
neutro de salida, esto con el fin de mejorar el rendimiento del inversor [1]. Utilizando
cargas RL, el voltaje de referencia del capacitor se calcula definiendo un voltaje deseado en
el DC-link y un voltaje de entrada para luego despejar el voltaje del capacitor de la
ecuación 4.32. Nuevamente es posible agregar un elemento a la función de costo para
disminuir la frecuencia de conmutación del convertidor. Este elemento se añade
exactamente como se hizo en la ecuación 4.28
4.3.4 Implementación de la estrategia de control
La estrategia de control implementada se resume en el algoritmo mostrado en la figura
4.16. Esta es la estrategia de control tradicional cuando se implementa el FCS-MPC en un
QZSI. Nuevamente puede observarse que se utiliza una sola ventana horizontal para la
implementación del algoritmo y que el estado óptimo es aplicado al finalizar este. De igual
forma puede considerase que . En comparación con la figura 4.13, se
mantiene el mismo algoritmo para el cálculo de la predicción de corriente a la salida del
convertidor, añadiendo los cálculos correspondientes a los casos shoot-through y non-
shoot-through. La implementación del algoritmo debe apoyarse de simulaciones
computacionales para realizar una sintonización de los factores de peso correspondientes a
los elementos de corriente de inductancia, voltaje de capacitor de la función de costo y
frecuencia de conmutación de ser necesario.
4.3.5 Optimización de la estrategia de control considerando dos pasos de
ventaja
La estrategia de control tradicional del QZSI implementada en la sección anterior, puede
ser optimizada para mejorar la capacidad computacional del controlador. Para lograr esto,
es necesario tener un entendimiento del funcionamiento del QZSI durante el estado ST, el
cual se repite aproximadamente cada dos estados activos mientras esté operando de forma
normal utilizando FCS-MPC [30].
A diferencia de los valores futuros del voltaje del capacitor C1 y corriente de la carga, los
cuales varían con cada uno de los posibles estados, la corriente en la inductancia L1
presenta una particularidad. Observando las ecuaciones 4.47 y 4.49, se puede notar que
para el cálculo de la corriente futura de la inductancia L1 existen únicamente dos posibles
respuestas para los ocho estados de conmutación presentes en la tabla 4.2. Es decir que para
los siete estados NST, la corriente del inductor tendrá un único valor. Por lo tanto, la
corriente en el inductor es la clave para seleccionar un estado único ST para el QZSI.
En la figura 4.17 se presenta la optimización de la estrategia de control. En este se
empieza realizando la medición de las variables eléctricas y definiendo las referencias de
59
los mismos. Enseguida se realiza el cálculo de los dos posibles valores de la corriente en la
inductancia L1, esto con el fin de obtener dos funciones de costo secundarias, una para el
estado ST y otra para el estado NST y determinar cuál de las dos es menor. Nótese que se
considera el estado ST como el estado X=8. De igual forma puede considerarse que
.
Inicio
Medición:
Definición Referencias:
Conversión αβ:
Conversión αβ:
Aplicar estado:
No
Si
¿Estado ST?
Si No
Figura 4.16: Diagrama de flujo del controlador.
60
Inicio
Medición:
Definición Referencias:
Conversión αβ:
Conversión αβ:
Aplicar estado:
No
Si
No
Si
Figura 4.17: Diagrama de flujo del controlador optimizado.
61
Entre estas funciones de costo secundarias, la que sea menor determinará el estado a
aplicar posteriormente. Es decir, si la menor función de costo secundaria resulta ser del
estado NST, entonces el algoritmo deberá proceder a realizar los cálculos correspondientes
para los siete estados posibles. Por otro lado, si la menor función de costo secundaria es del
estado ST, el algoritmo se saltará todos estos cálculos y aplicará directamente el estado de
corto circuito en el convertidor.
Esta estrategia optimizada de control presenta varias ventajas en comparación a la
planteada en la sección anterior. Se puede observar que al trabajar con funciones de costo
secundarias, la función de costo primaria utilizada en el estado NST pierde el elemento de
corriente en la inductancia L1 y por lo tanto también pierde su factor de peso. Esto implica
que la sintonización del factor de peso para el voltaje del capacitor C1 se facilita. Por otro
lado, a diferencia del algoritmo presentado en la figura 4.16, en la figura 4.17 se observa
que no se realiza el cálculo del voltaje futuro de este capacitor en el estado ST. De igual
forma, en la figura 4.16 se observa que es necesario realizar todos los cálculos para los
ocho estados posibles, mientras que en la figura 4.17 se observa que estos cálculos se
optimizan discriminando el estado ST y NST por medio de las funciones de costo
secundarias de la corriente en el inductor L1 lo que implica un menor número de cálculos.
Si se consideran tres periodos consecutivos de muestreo conformados por dos periodos
en estado NST y uno en estado ST como se mencionó anteriormente, se tiene que la
corriente en la carga será calculada siete veces por periodo de muestreo, por dos periodos
de muestreo de los tres periodos de muestreo mencionados y se calcula para sus dos
componentes: alfa y beta (7x2x2 cálculos), a comparación de la estrategia previa, la cual
realiza el cálculo ocho veces por periodo de muestreo, por tres periodos de muestreo para
sus componentes alfa y beta (8x3x2 cálculos). Bajo este razonamiento, se pueden
contabilizar los cálculos necesarios para ambas estrategias de control. Esta información se
presenta en la tabla 4.3. Se puede observar que utilizando la estrategia de control
optimizada se omiten el 42% de los cálculos que utilizaría la estrategia de control
tradicional.
NST ST
Total
Optimizado 1x2x2 1x2x2 7x2x2 7x2x2 1x3 7x2 1x3 0 7x2 1x3 1x3 104
Tradicional 1x2x3 1x3x2 8x3x2 8x3x2 7x3 7x3 1x3 1x3 8x3 - - 180
Tabla 4.3: Comparación entre estrategias de control FCS-MPC tradicional y optimizado.
Para obtener un mejor desempeño de esta estrategia de control, se propone realizar el
mismo algoritmo planteado en la figura 4.17 pero considerando dos pasos de ventaja. Este
algoritmo propuesto se puede observar en la figura 4.18. Nótese que la referencia de
corriente a dos pasos de ventaja es necesaria para realizar los cálculos. Al igual que en los
algoritmos pasados, puede considerarse que
62
Inicio
Medición:
Conversión αβ:
Conversión αβ:
NoSi
No
Si
Definición Referencias:
Aplicar estado:
NoSi
Figura 4.18: Diagrama de flujo del controlador optimizado considerando dos pasos de ventaja.
63
5. Capítulo 5. Simulaciones
Las simulaciones realizadas son fundamentales como primera validación de las
estrategias de control implementadas en las diferentes pruebas del convertidor. Para
modelar el circuito del QZSI e implementar el control del mismo se utilizó principalmente
el software GeckoCIRCUITS. Este software es un simulador para modelar sistemas de
electrónica de potencia, el cual posee las ventajas de una alta velocidad de simulación e
interface abierta. Para modelar el circuito basta arrastrar los componentes desde su
respectiva librería como se haría en cualquier programa SPICE, mientras que para modelar
el controlador se utiliza un bloque de programación Java. Un segundo software utilizado
para validar el control fue Multisim, el cual trabaja en conjunto con LabVIEW por medio
de una co-simulación. Mientras que en Multisim se realiza la modelación del circuito
eléctrico, es a través de LabVIEW que se realiza la programación del controlador. El
motivo de utilizar este segundo conjunto de software, es porque la programación del
Single-Board RIO se realiza en el mismo lenguaje gráfico que maneja LabVIEW. Una vez
con la estrategia de control implementada en LabVIEW, mudar el código al sbRIO se
vuelve una tarea más sencilla.
5.1 Control de corriente en un inversor trifásico con carga RL
en GeckoCIRCUITS
Para esta primera simulación, se implementó el algoritmo mostrado en la figura 4.13.
Los valores de inductancias y resistencias en la carga, así como el valor de la fuente de
alimentación se ajustaron a los valores reales que se utilizan en las pruebas del convertidor.
El principio de operación del código del controlador en el que se basa esta simulación se
encuentra disponible para descargar en la página de GeckoCIRCUITS [31]. A este
algoritmo se le añadió en la función de costo un elemento para controlar la frecuencia de
muestreo. El código Java utilizado para el control puede ser consultado en el anexo 1. El
periodo de muestreo implementado es de . La frecuencia de las señales de
referencia es de 50 Hz. Debido a las limitaciones de potencia de las resistencias de la carga,
la corriente máxima a utilizar es de 2.23 ARMS.
En la figura 5.1 se observa la pantalla principal del software GeckoCIRCUITS. En la
parte superior se observa el circuito implementado, mientras que en la parte inferior se
observan distintos bloques de funciones, entre los que se pueden mencionar bloques de
sensores, generadores de señales, osciloscopios, señales de disparo y de control. El valor
de la constante en la sección de las señales de referencia se modifica para variar la amplitud
de estas señales. De igual forma es posible modificar el factor de peso del elemento de
frecuencia presente en la función de costo para observar el comportamiento de la frecuencia
de conmutación del inversor trifásico. Estos cambios se pueden realizar una vez terminada
la simulación o durante la misma. Si se desea realizar algún cambio en estas referencias
para observar el efecto transitorio en la simulación, basta con configurar el tiempo de
duración de simulación a un tiempo grande, correr la simulación y variar el valor deseado
mientras la simulación se ejecuta. Esto resulta útil cuando se trata de realizar la
64
sintonización de los factores de peso en general, pues con un tiempo suficientemente largo
se pueden aplicar varios factores de peso sin la necesidad de correr múltiples veces la
simulación.
Figura 5.1: Display de simulación de inversor trifásico con carga RL en GeckoCIRCUITS.
Figura 5.2: Simulación de control de corriente con carga RL en GeckoCIRCUITS.
65
En la figura 5.2 se observa la corriente en la carga RL. El tiempo de la simulación es de
60 ms y la amplitud de la señal de referencia es de 2 A. Se observa que el seguimiento de
las tres señales de salida respecto a las referencias es bueno. Esta prueba se realizó con un
factor de peso . En la parte inferior de esta imagen se observan las señales de disparo
de los tres IGBT que conforman la parte superior del puente inversor, así como los periodos
de muestreo a lo largo de la simulación.
Para comprobar el seguimiento de la señal de referencia, en un determinado instante de
tiempo se realiza un cambio en la señal de referencia para que esta pase de 2 A de amplitud
a 3 A. El resultado de esta simulación se presenta en la figura 5.3.
Figura 5.3: Respuesta del convertidor ante cambio de referencia de corriente en la carga.
Figura 5.4: Frecuencias de conmutación en tres fases y promedio con K=0.
66
En la figura 5.4 se observa la frecuencia de conmutación de cada fase, así como la
frecuencia de conmutación promedio del convertidor, la cual oscila ligeramente alrededor
de los 19 kHz. A diferencia de las figura 5.2 y 5.3, para la figura 5.4 se utilizaron líneas
sólidas gruesas con el fin de poder apreciar mejor el comportamiento de la frecuencia de
conmutación. En las figura 5.2 y 5.3 se evita el uso de estas líneas sólidas para no confundir
el grosor de las líneas con el rizado de la señal. En la figura 5.5 se observa el
comportamiento de la frecuencia cuando se modifica el factor de peso a un valor de
. Para este factor de peso la frecuencia de conmutación disminuye a 15.5 kHz. El
comportamiento de las señales de corriente es prácticamente el mismo tanto en estado
estable como en transitorio ante la presencia del elemento que limita la frecuencia en la
función de costo.
Figura 5.5: Frecuencias de conmutación en tres fases y promedio con K=0.008.
5.2 Control de corriente en un inversor trifásico con carga RL
en Multisim/LabVIEW
Si bien la estrategia de control ha sido validada en la sección anterior, lo que se busca
con esta simulación es validar la correcta programación en lenguaje gráfico del controlador.
Para poder trabajar una co-simulación de Multisim/LabVIEW es necesario tener instalado
el módulo de “Control & Simulation”, así como la licencia correspondiente de Multisim. Al
igual que en GeckoCIRCUITS si se quisiera realizar un cambio de forma dinámica en
alguna señal de referencia, basta con dejar correr la simulación y realizar el cambio a lo
largo de esta.
En las figuras 5.6 se presenta el panel frontal del instrumento virtual (VI), en el cual se
puede observar que el resultado de la simulación coincide con el obtenido en la figura 5.2.
En la figura 5.7 se presenta el diagrama a bloques de la programación del controlador. El
67
resto de la programación puede ser consultada en el anexo 2. En el centro de la figura 5.7 se
observa un bloque correspondiente al diseño del convertidor en Multisim. Este diseño se
puede observar en la figura 5.8.
Figura 5.6: Panel frontal de simulación de control de corriente con carga RL en Multisim/LabVIEW.
Figura 5.7: Diagrama de bloques de control de corriente con carga RL en Multisim/LabVIEW.
Para poder realizar la comunicación de datos entre Multisim y LabVIEW, es necesario el
uso de terminales Hierarchical Block o Sub-Circuit (HB/SC). Estas terminales se pueden
observar en la figura 5.8 siendo usadas para escribir la información de las seis señales de
disparo, así como para leer las corrientes trifásicas y el voltaje en la fuente.
68
Figura 5.8: Modelación del circuito eléctrico y carga RL en Multisim.
En comparación de GeckoCIRCUITS, las co-simulaciones de Multisim/LabVIEW
resultan más complicadas y menos robustas. Debido a esto la programación realizada en
LabVIEW es modesta comparada con la de GeckoCIRCUITS y es únicamente para validar
el funcionamiento del control. Por lo tanto, esta programación no cuenta con el uso del
factor de peso para limitar la frecuencia de conmutación, ni con el cálculo de frecuencias de
conmutación.
5.3 Control de QZSI con Simple Boost Control (SBC)
5.3.1 Principio de funcionamiento SBC
En la experimentación será necesario validar el funcionamiento correcto de la red de
impedancias. Tres de los métodos clásicos de control PWM sinusoidal aplicados a
convertidores QZSI son el “Simple Boost Control” (SBC), “Maximum Boost Control”
(MBC) y “máximum constant boost control” (MCBC) [7]. Estos métodos generan el
estado ST añadiendo diferentes referencias al PWM sinusoidal tradicional. Entre estos tres
tipos de control el SBC posee el mayor estrés por conmutación, sin embargo es el más
sencillo de implementar. Debido a que se busca una rápida validación de la red de
impedancias, se decidió utilizar el SBC.
El SBC utiliza tres referencias sinusoidales desfasadas 120° entre sí, una señal triangular
portadora de alta frecuencia y dos líneas rectas Vp y Vn para generar el estado ST, tal como
se muestra en la figura 5.9. Estas líneas de referencia ST deben ser iguales o mayores que el
valor pico de las señales de referencia trifásicas. El estado ST se activa cuando la señal
portadora tiene un valor mayor que la línea positiva o menor que la línea negativa. Cuando
la magnitud de alguna de las señales sinusoidales sea mayor que la señal portadora, el
interruptor correspondiente a la fase de dicha señal posicionado en la parte superior del
puente inversor es conmutado, mientras que el interruptor inferior de la misma fase del
puente inversor trabaja en complemento.
69
Figura 5.9: Esquema de modulación SBC.
5.3.1 Simulación en GeckoCIRCUITS
El código Java utilizado para el control puede ser consultado en el anexo 3. El periodo
de muestreo implementado es de . Las frecuencias de las señales de referencia y
portadora son de 50 Hz y 2 kHz respectivamente. El voltaje en la entrada se define en 30 V.
En la figura 5.10 se muestra la pantalla principal para este programa. Se puede observar que
los valores de las inductancias en la red de impedancias son diferentes a los mencionados
en la sección 2. La justificación de estos valores se presenta en el capítulo 6.
Figura 5.10: Display de simulación de QZSI implementando SBC en GeckoCIRCUITS.
70
En la figura 5.11 se muestran las señales de referencia y portadora utilizadas, así como
las señales de conmutación generadas por esta técnica de modulación en los seis IGBT que
conforman el puente inversor. En la figura 5.12 se observan las corrientes a la salida del
inversor. Esta prueba fue realizada con una señal de referencia sinusoidal de 0.6 V de
amplitud y un valor absoluto en el voltaje de referencia ST de 0.715 V.
Figura 5.11: Esquema de modulación SBC implementado.
Figura 5.12: Corrientes en carga RL utilizando SBC.
En la figura 5.13 se presentan los voltajes y corrientes de los capacitores e inductores
respectivamente que conforman la red de impedancias. Para un voltaje de entrada de 30 V
se obtiene una elevación de voltaje de 47 V. Se observa que el comportamiento en la red de
impedancias es correcto. Una forma sencilla de comprobar su correcto funcionamiento es
71
por medio de las ecuaciones 2.12 y 2.40, con las cuales se valida que el voltaje en el DC-
link en estado NST es equivalente a la suma de los voltajes en los capacitores C1 y C2,
mientras que las corrientes promedio en las inductancias L1 y L2 son iguales. Para esta
simulación los voltajes y corrientes en los capacitores e inductores de la red de impedancia
son: ,
,
.
Figura 5.13: Voltajes y corrientes en la red de impedancias utilizando SBC.
5.4 Control de QZSI con FCS-MPC optimizado considerando
dos pasos de ventaja
Para esta simulación se utilizó la estrategia de control optimizada presentada en la figura
4.18. A esta estrategia se le agregó un elemento a la función de costo para limitar la
frecuencia de conmutación del convertidor. El periodo de muestreo implementado es de
. El voltaje de la fuente de entrada es de 30 V y se planea realizar una elevación
de voltaje de tres veces este valor. En base a la ecuación 4.32 se despeja el valor del voltaje
de referencia del capacitor C1, el cual tendrá un valor de 60 V. La corriente a la salida se
define para trabajar en un rango de 2 a 3 A. En base a la ecuación 2.40 se despeja la
corriente de referencia del inductor L1, considerando una eficiencia de 0.95%. Apoyándose
en el algoritmo Branch and Bound de la sección 4.1, se determina un factor de peso
para el término del capacitor en la función de costo y de para el
término de limitación de frecuencia de conmutación. En la figura 5.14 se muestra la
pantalla principal para este programa. Nótese que para esta simulación se utilizan las
referencias de corriente en lugar de la aproximación . Para
lograr esto se generan tres referencias desfasadas y adelantadas dos periodos de muestreo
respecto a la referencia original . El código Java utilizado para el control puede ser
consultado en el anexo 4.
72
En la figura 5.15 se muestran los voltajes y corrientes en estado estable correspondientes
a los capacitores e inductancias en la red de impedancias. Se puede observar en esta imagen
que el voltaje en el DC-link es elevado hasta 91.1 V, mientras que el voltaje
correspondiente a los capacitores 1 y 2 es ,
y la corriente
correspondiente a las inductancias 1 y 2 es
. Se puede observar que
la mayor parte del tiempo se tiene dos estados NST consecutivos por cada estado ST.
Figura 5.14: Display de simulación del QZSI implementando FCS-MPC optimizado considerando dos pasos de ventaja en GeckoCIRCUITS.
Figura 5.15: Voltajes y corrientes en estado estable en elementos de la red de impedancias.
73
En la figura 5.16 se muestran las corrientes a la salida del inversor. En esta imagen se
observa que las corrientes presentan distorsión. Las herramientas para el cálculo de THD
proporcionadas por el software presentan problemas, por lo que no es posible realizar el
cálculo de este parámetro en la corriente. La frecuencia de conmutación promedio es de
aproximadamente 18 kHz.
Figura 5.16: Corrientes en carga RL utilizando FCS-MPC optimizado y dos pasos de ventaja.
Para observar el comportamiento dinámico ante cambios de referencia, en cierto instante
de tiempo se aplica un cambio de referencia a la corriente de salida, pasando de 2 A de
amplitud a 3 A. Los resultados de esta simulación se presentan en las figuras 5.17 y 5.18.
Figura 5.17: Respuesta del convertidor ante cambio de referencia de corriente en la carga.
74
Figura 5.18: Respuesta del convertidor en red de impedancias ante cambio de referencia de corriente de la carga.
5.5 Control de QZSI con FCS-MPC tradicional
Se realizó una simulación utilizando la estrategia de control tradicional presentada en la
figura 4.16. Esto con el objetivo de tener disponible el control de todos los factores de peso
y poder deshabilitar el control de la red de impedancias para observar la importancia de los
factores de peso. El periodo de muestreo implementado es de . El voltaje de la
fuente de entrada es de 30 V y se planea realizar una elevación de voltaje de tres veces este
valor, por lo tanto el voltaje de referencia del capacitor es de 30V. Apoyándose en el
algoritmo Branch and Bound de la sección 4.1, se determinan los factores de peso
para los término del capacitor e inductor, así como un factor de peso de
para el término de limitación de frecuencia de conmutación para poder trabajar
en un rango de 2 a 3 A de amplitud en la corriente de salida. Nótese que estos factores de
peso difieren de los factores de peso usados en la sección 5.4, esto debido a que ahora la
función de costo es diferente. El código Java utilizado para el control puede ser consultado
en el anexo 5.
En las figuras 5.19 y 5.20 puede observarse un comportamiento muy similar al obtenido
en la simulación de la sección 5.4. Tanto los voltajes y corrientes en la red de impedancia,
como las corrientes a la salida del convertidor siguen las referencias impuestas.
Nuevamente puede observarse que el algoritmo implementa en promedio dos estados NST
por cada estado ST.
75
Figura 5.19: Corrientes en carga RL utilizando FCS-MPC tradicional.
Figura 5.20: Voltajes y corrientes en estado estable en elementos de la red de impedancias.
En cierto momento se decide anular los tres factores de peso, esto es .
Al tener estos tres factores de peso igual a 0, el convertidor se enfoca únicamente en el
control de la variable primaria y olvida el comportamiento de elevación de voltaje. Si bien
esto hace que la corriente a la salida obtenga un menor rizado, el voltaje en los capacitores
decaen y se vuelven oscilante junto con las corrientes cuando se utiliza una amplitud de 2 A
en la corriente de salida.
76
Figura 5.21: Corrientes en carga RL utilizando FCS-MPC tradicional con k1=k2=0.
Figura 5.22: Voltajes y corrientes en estado estable en elementos de la red de impedancias con k1=k2=0.
77
6. Capítulo 6. Experimentos y resultados
En este capítulo se presentan las pruebas experimentales que se realizaron para
comprobar los resultados obtenidos de las simulaciones. De igual forma se comentarán las
experiencias recabadas durante este proceso. Una vez validadas las simulaciones, se
prosiguió a implementar el control en el convertidor en el mismo orden que se realizaron
las simulaciones, esto con el fin de asegurar el buen funcionamiento de cada etapa por
separado para descartar posibles fuentes de error.
6.1 Resultados del FCS-MPC para control de corriente en
inversor trifásico con carga RL
Para realizar esta prueba se desacopló el inversor trifásico de la red de impedancias. Se
alimentó el inversor con una fuente de potencia Ametek XG 60-25, con la cual se puede
limitar el valor de la corriente en caso de que haya un corto circuito en el sistema conectado
a ella. A la salida del inversor se tiene el filtro LCL junto con la carga RL mencionada en la
sección 2.3.1. La programación del sbRIO puede consultarse en el anexo 6. El periodo de
muestreo utilizado es de .
En la figura 6.1 se muestra la corriente a la salida del inversor para una señal de
referencia de amplitud unitaria. Se varió la amplitud de la señal de referencia de corriente
para observar el comportamiento de la salida de corriente en el inversor. Este se presenta en
las figuras 6.2 y 6.3, en las cuales se utilizó una señal de referencia de 0.5 A y 2 A
respectivamente. De igual forma Se realizó un cambio de referencia en la amplitud de la
corriente, la cual aumentó de 1A a 2A. El transitorio a la salida del convertidor se puede
observar en la figura 6.4. En las imágenes los canales 1, 2 y 3 corresponden a las corrientes
en las fases A, B y C respectivamente.
Figura 6.1: Corriente de salida en el inversor trifásico con señal de referencia de amplitud 1A.
78
Figura 6.2: Corriente de salida en el inversor trifásico con señal de referencia de amplitud 0.5A.
Figura 6.3: Corriente de salida en el inversor trifásico con señal de referencia de amplitud 2A.
Figura 6.4: Transitorio a la salida del convertidor ante cambio de la señal de referencia.
79
Al realizar estas pruebas se tenía el problema que se demandaba mucha corriente en el
circuito. Se encontró que las resistencias de amortiguamiento se calentaban de más. Estas
resistencias son de 5 Ω, 25 W modelo HS25 marca Arcol. De acuerdo a su hoja de datos,
estas resistencias, al consumir 25W deben llegar a una temperatura de 110 °C. Midiendo la
temperatura en la superficie de estas con un termómetro laser se encontraron temperaturas
superiores a 150°C. La corriente que circula por estas resistencias se presenta en las figuras
6.5 y 6.6. De las mediciones realizadas se obtiene que la corriente que circula en cada
resistencia tiene un valor de 4 ARMS, lo cual implica una potencia disipada de 80 W por
resistencia. Se debe tomar en cuenta que se tienen tres resistencias, lo cual implica una
potencia de 240 W. Si bien la carga también cuenta con una resistencia de 5.5 Ω, la
potencia que se disipa con una referencia de corriente de 2 A de amplitud es de 33 W. Este
resultado demuestra que hay algo incorrecto con el funcionamiento del filtro LCL.
Figura 6.5: Corriente en la resistencia de amortiguamiento.
Figura 6.6: Corriente en la resistencia de amortiguamiento.
Debido a que el filtro LCL se tiene pensado para una futura interconexión con la red
eléctrica, realmente no es crítico de utilizar con una carga RL. Por lo mismo se optó por
remover las capacitancias con su respectiva resistencia de amortiguamiento del filtro LCL,
dejando únicamente las inductancias. Se volvieron a realizar las mediciones a 0.5, 1 y 2 A
de amplitud en la señal de referencia, así como la prueba del transitorio a la salida del
80
convertidor debido al cambio de referencia en esta señal. Los resultados de estas
mediciones se presentan en las figuras 6.7 a 6.10 respectivamente. En las siguientes
imágenes los canales 1, 2 y 3 corresponden a las corrientes en las fases A, B y C
respectivamente.
Figura 6.7: Corriente de salida en el inversor trifásico con señal de referencia de amplitud 0.5 A sin filtro LCL.
Figura 6.8: Corriente de salida en el inversor trifásico con señal de referencia de amplitud 1A sin filtro LCL.
Figura 6.9: Corriente de salida en el inversor trifásico con señal de referencia de amplitud 2A sin filtro LCL.
81
Figura 6.10: Transitorio a la salida del convertidor ante cambio de la señal de referencia sin filtro LCL.
Si bien estas señales parecen más limpias que las señales antes de remover el filtro LCL,
sin este filtro se presenta el problema de un ruido con periodo de 1 segundos en la señal de
corriente, el cual aparece de forma casi simultánea en las tres fases. Tratándose de un
inversor con una frecuencia de conmutación alrededor de los 19 kHz (de acuerdo a las
simulaciones), se esperaría ver un ruido de alta frecuencia en lugar de uno de baja
frecuencia. La periodicidad de este efecto se muestra en la figura 6.11, mientras que un
acercamiento del ruido se muestra en la figura 6.12. Este ruido es captado tanto por las
pinzas de corriente utilizadas para realizar la medición, como por los sensores del
convertidor. Debido a la baja frecuencia del ruido, no es posible captarlo en un análisis en
la frecuencia con el osciloscopio. Todavía se desconoce el origen de este ruido, sin
embargo los resultados obtenidos en las figuras 6.7 a 6.10 concuerdan con lo esperado de
las simulaciones. Las siguientes pruebas se realizarán sin la parte RC del filtro LCL.
Figura 6.11: Ruido periódico observado en las señales de corriente a la salida del convertidor.
82
Figura 6.12: Ruido observado en las señales de corriente a la salida del convertidor.
6.2 Resultados del SBC para validación de red de impedancia
La programación del sbRIO utilizada para esta prueba puede consultarse en el anexo 7.
El periodo de muestreo utilizada es de . El voltaje a la entrada del convertidor es
de 30V. Para realizar esta prueba fue necesario el uso de un generador de funciones para
generar la señal triangular portadora de 2 kHz. Esta señal es leída por una entrada análoga
del sbRIO y procesada en el control. El resto de las señales de referencia se generan dentro
del sbRIO.
Para la primera prueba se utilizó una amplitud en las sinusoidales de referencia del orden
de 0.603 V y un valor absoluto de la señal de referencia ST de 0.717 V. A inicios de la
prueba se presentaba el problema que al poner el estado ST la fuente de voltaje entraba en
corto circuito. Se determinó que las inductancias de 1 mH utilizadas inicialmente no tienen
la suficiente capacidad de almacenamiento de energía. Las dos inductancias de la red de
impedancia se cambiaron por inductancias de 15 mH. El valor de las inductancias se debe a
la disponibilidad de las mismas y de acuerdo al procedimiento visto en la sección 2.2, con
15 mH se obtendría un rizado del 2% en las corrientes de los inductores de la red de
impedancias. Una vez realizado este cambio el problema desistió.
Al reanudar la prueba con las nuevas inductancias se obtuvo la figura 6.13. Utilizando
los cursores de amplitud y tiempo, se determinó que el voltaje máximo en el DC-link es de
57.6 V, el tiempo de duración aproximado del estado ST es de 76 μs mientras que la
duración del estado NST es aproximadamente 164 μs. Por otro lado, en la figura 6.14 se
muestran las corrientes trifásicas a la salida del convertidor, así como la corriente en la
inductancia L1. En comparación con los resultados de la simulación, en lugar de 47 V se
obtuvo una elevación de voltaje total de 57V.
83
Figura 6.13: Voltajes en los capacitores C1 (ch1) y C2 (Ch2) de la red de impedancia y DC-link (Ch3) obtenidos en primera prueba.
Figura 6.14: Corrientes de las fases a, b y c (Ch1, Ch2, Ch3 respectivamente) y corriente en la inductancia L1 (Ch4) obtenidos en primera prueba.
Se realizó una segunda prueba, en la que la amplitud en las sinusoidales de referencia es
del orden de 0.75 V y se tiene un valor absoluto de la señal de referencia ST de 0.82 V. En
este punto de operación se obtiene la figura 6.15. Utilizando los cursores de amplitud y
tiempo, se obtiene que el voltaje máximo en el DC-link es de 41.6 V, el tiempo de duración
aproximado del estado ST es de 56 μs mientras que la duración del estado NST es
aproximadamente 204 μs. Tal como se espera al subir la referencia ST, el tiempo del corto
circuito disminuyó y por lo tanto el voltaje en el DC-link y los capacitores también. En la
figura 6.14 se muestran las corrientes trifásicas a la salida del convertidor, así como la
corriente en la inductancia L1. Nuevamente, al disminuir los tiempos de corto circuito debe
disminuir la corriente en la inductancia L1, lo cual es congruente. El comportamiento de la
red de impedancia en ambas pruebas coincide con el obtenido en la simulación.
84
Figura 6.15: Voltajes en los capacitores C1 (ch1) y C2 (Ch2) de la red de impedancia y DC-link (Ch3) obtenidos en segunda prueba.
Figura 6.16: Corrientes de las fases a, b y c (Ch1, Ch2, Ch3 respectivamente) y corriente en la inductancia L1 (Ch4) obtenidos en segunda prueba.
6.3 Resultados del FCS-MPC optimizado considerando dos
pasos de ventaja para control de corriente en QZSI con carga
RL
La programación del sbRIO utilizada para esta prueba puede consultarse en el anexo 8,
el cual es la programación del algoritmo propuesto en la figura 4.18. El periodo de
muestreo utilizado es de . Sin embargo computacionalmente el tiempo máximo
para realizar completo el algoritmo propuesto es de , mientras que en promedio el
tiempo con el que se ejecuta el algoritmo es de , esto a comparación del algoritmo de
la figura 4.16, el cual requiere en su implementación de un tiempo máximo de ejecución de
y que en promedio el tiempo con el que se ejecuta de . Para evitar el desfase de
85
dos periodos en la señal de referencia, se utiliza la señal de referencia en lugar de
la aproximación . En lugar de utilizar los métodos de extrapolación de
Lagrange, esto se logra generando una referencia futura a dos pasos, para lo cual basta con
iniciar el contador que genera la sinusoidal en el segundo periodo de muestreo (ver anexo
8). El voltaje a la entrada del convertidor es de 30V. El voltaje de referencia del capacitor
se define en 60V, por lo que se espera una elevación en el DC-link de 90V. Para definir la
corriente de referencia en la inductancia de forma dinámica no se puede utilizar la
ecuación 2.40, pues esta sería aplicable por ejemplo si se tuviese una carga que consumiera
toda la potencia que se produce en la entrada del convertidor, como sería el caso de estar
sincronizados con la red eléctrica y entregar potencia a factor de potencia unitario. En lugar
de esto, una relación entre la corriente de salida y de entrada es necesaria. Esta relación se
obtiene en la sección 6.5.A diferencia de los datos utilizados en las simulaciones, para este
experimento fue necesario cambiar el factor de peso del elemento que limita la frecuencia
en la función de costo, a un valor de . Por otro lado, para el cálculo de la
corriente de referencia fue necesario utilizar una eficiencia de 74.8% en el convertidor. Este
valor de eficiencia se explica en la sección 6.4.
Figura 6.17: Corrientes de las fases a, b y c (Ch1, Ch2, Ch3 respectivamente) y corriente en la inductancia L1 (Ch4) utilizando FCS-MPC optimizado y considerando dos pasos de ventaja. Amplitud corriente de referencia: 1 A.
En la figura 6.17 se muestran las corrientes de salida del convertidor utilizando una
amplitud de referencia de 1 A, así como la corriente en la inductancia L1. Se esperaría que
el valor efectivo de las corrientes fuese de 0.707 ARMS. Por lo tanto la corriente de
referencia en la inductancia L1 debe ser de 0.37 ADC.
En la figura 6.18 se observan los voltajes en los capacitores de la red de impedancia y en
el DC-link. Se observa que el voltaje en el capacitor C1 no sigue bien su valor de referencia
de 60 V. Utilizando los cursores correspondientes del osciloscopio se obtiene que el voltaje
máximo en el DC-link es de 48.8 V.
86
Figura 6.18: Voltajes en los capacitores C1 (ch1) y C2 (Ch2) de la red de impedancia y DC-link (Ch3) utilizando FCS-MPC optimizado y considerando dos pasos de ventaja. Amplitud corriente de referencia: 1 A.
Se vuelven a realizar las mismas mediciones pero ahora variando la amplitud de la
corriente de referencia a 1.6 A. Los resultados se observan en las figuras 6.19 y 6.20. En
estas imágenes se esperaría una corriente efectiva en la carga de 1.13 ARMS y una corriente
en la inductancia L1 de 1.47 ADC. Nuevamente se observa en la figura 6.20 que el voltaje en
el capacitor C1 no sigue bien su valor de referencia de 60 V. Utilizando los cursores
correspondientes del osciloscopio se obtiene que el voltaje máximo en el DC-link es de
60.8V.
Figura 6.19: Corrientes de las fases a, b y c (Ch1, Ch2, Ch3 respectivamente) y corriente en la inductancia L1 (Ch4) utilizando FCS-MPC optimizado y considerando dos pasos de ventaja. Amplitud corriente de referencia: 1.6 A.
87
Figura 6.20: Voltajes en los capacitores C1 (ch1) y C2 (Ch2) de la red de impedancia y DC-link (Ch3) utilizando FCS-MPC optimizado y considerando dos pasos de ventaja. Amplitud corriente de referencia: 1.6 A.
Algo que se puede notar de los resultados obtenidos con ambas corrientes de referencia
es que al analizar las mediciones en la red de impedancia no se tienen en promedio dos
estados NST por cada estado ST como se esperaría. En ocasiones el estado NST pasa activo
más tiempo que el NST. De igual forma hay ocasiones en las que el estado ST pasa activo
más de tres periodos consecutivos de muestreo. Esto es fácilmente identificable observando
el voltaje en el DC-link. Esto representa un comportamiento inadecuado en la red de
impedancias y es lo que evita que exista una elevación correcta en los voltajes de los
capacitores y por lo tanto en el DC-link. Por otro lado, en las corrientes de salida se tienen
valores de amplitud un poco menores a la referencia y tienen una forma de onda
distorsionada. El espectro armónico de las corrientes en las fases A, B y C se presenta en
las figuras 6.21, 6.22 y 6.23 respectivamente.
Figura 6.21: Espectro armónico de la corriente en la fase A con amplitud de referencia en corriente de 1 A.
88
Figura 6.22: Espectro armónico de la corriente en la fase B con amplitud de referencia en corriente de 1 A.
Las distorsiones armónicas para una amplitud de referencia de corriente de 1 A en las
fases A, B y C son de 55.4%, 31.5% y 39.14% respectivamente. Para realizar este cálculo,
se miden las corrientes fundamentales en el espectro armónico para cada fase y se convierte
su valor de decibeles a su valor efectivo por medio de la siguiente ecuación:
Figura 6.23: Espectro armónico de la corriente en la fase C con amplitud de referencia en corriente de 1 A.
Después con estos resultados y los valores efectivos en la figura 6.17, se calcula la
distorsión armónica (THD) en cada fase:
De las figuras 6.21 a 6.23 se observa la presencia de una tercera armónica. Se define el
factor armónico de orden n donde n es la armónica de interés:
89
Al calcular el factor armónico de la tercera armónica para las corrientes en las fases A, B
y C se obtiene un factor armónico de 13.9%, 8.7% y 8.94% respectivamente. Estos factores
armónicos son altos tomando en cuenta que en un sistema trifásico no deben existir
armónicas múltiplos de tres y su presencia se puede deber al desbalance de la carga trifásica
así como problemas en la implementación de la estrategia de control.
6.4 Resultados del FCS-MPC tradicional en QZSI con carga
RL
Esta prueba se realizó para tratar de resolver algunos problemas de la implementación
final del algoritmo propuesto en la figura 4.18, los cuales ocasionaban una muy alta
distorsión en las corrientes de salida. La programación del sbRIO utilizada para esta prueba
puede consultarse en el anexo 9, la cual consiste en el algoritmo de la figura 4.16. La idea
de esta prueba es tener disponibles todos elementos controlados en el convertidor en la
función de costo, junto con sus respectivos factores de peso. De esta forma, al llevar los
factores de peso a un valor de 0, el convertidor trabajará únicamente optimizando la
variable principal, la cual consiste de la corriente en la carga RL, tal como se realizó en la
sección 6.1. Esto implica que el QZSI estará trabajando únicamente con el estado NST y
por lo tanto no deberá haber elevación de voltaje. Al realizar esta prueba es posible
determinar el tiempo de ejecución del algoritmo en el FPGA para ser comparado con el de
la sección 6.4. Asimismo, esto permite resaltar la importancia de los factores de peso por
medio de la observación del comportamiento de las variables secundarias que ya no son
controladas, pues se les ha asignado un valor de . El voltaje a la entrada
del convertidor es de 30V.
Figura 6.24: Corrientes de las fases a, b y c (Ch1, Ch2, Ch3 respectivamente) y corriente en la inductancia L1 (Ch4) utilizando FCS-MPC tradicional. Amplitud corriente de referencia: 1 A con k1=k2=k3=0.
90
En la figura 6.24 y 6.25 se presentan las corrientes en la carga trifásica cuando el control
se enfoca únicamente en la optimización de estas. En ambas figuras se muestra un buen
seguimiento de la corriente de referencia. Por otro lado, al realizar un cambio en la
amplitud de la corriente de referencia, el seguimiento se realiza rápidamente, tal como se
muestra en la figura 6.26.
Figura 6.25: Corrientes de las fases a, b y c (Ch1, Ch2, Ch3 respectivamente) y corriente en la inductancia L1 (Ch4) utilizando FCS-MPC tradicional. Amplitud corriente de referencia: 2 A con k1=k2=k3=0.
De las figuras 6.26 y 6.27 puede observarse que dependiendo de la amplitud de la señal
de referencia de corriente, se presenta una oscilación en los voltajes y corrientes de la red
de impedancia.
Figura 6.26: Transitorio a la salida del convertidor ante cambio de la señal de referencia de 1 a 2 A.
Una observación importante, la relación que existe entre la corriente en la salida y la
corriente en la alimentación, pues esta es la que ayuda a definir la corriente de referencia en
la inductancia L1. Puede observarse que para una amplitud de salida de 2 A, se tiene una
corriente promedio a la entrada de 1.44. Por lo tanto se tiene una relación:
91
Figura 6.27: Voltajes en los capacitores C1 (ch1) y C2 (Ch2) de la red de impedancia y DC-link (Ch3) utilizando FCS-MPC optimizado y considerando dos pasos de ventaja. Amplitud corriente de referencia: 2 A.
De igual forma, para una amplitud de salida de 1 A, se tiene una corriente promedio de
0.45 A, por lo que se tiene una relación de
Puede utilizarse la ecuación 6.4 como una primera aproximación para definir la corriente
de referencia en la inductancia L1 para trabajar en un rango amplitud de corriente de
referencia en la salida de 1 a 2 A, pues al ser mayor la relación en la ecuación 6.4 que en la
ecuación 6.5, es posible alcanzar la referencia de corriente en todo momento.
92
7. Capítulo 7. Conclusiones
En la presente tesis se logró cumplir de forma satisfactoria con la mayoría de los
objetivos planteados. Esto se consiguió por medio de la metodología implementada, en la
que fue necesaria la consulta de diversas fuentes para entender el funcionamiento de la red
de impedancias en el QZSI, así como el principio de funcionamiento del Control Predictivo
Basado en Modelos. Asimismo, esta consulta de fuentes permitió determinar los modelos y
las variables más adecuados para controlar las corrientes en una carga RL trifásica,
mientras se controla al mismo tiempo los elementos de la red de impedancias del QZSI.
Se propuso considerar dos pasos de ventaja en la estrategia de FCS-MPC optimizado.
Las diferentes estrategias de control y modelos del QZSI y la carga fueron validados por
medio de simulaciones computaciones en el software GeckoCIRCUITS, obteniendo buenos
resultados con estos. La complejidad de la estrategia FCS-MPC recae en la sintonización de
los factores de peso, así como en la programación del control en el FPGA. Para facilitar la
sintonización, esta puede hacerse de forma dinámica extendiendo el tiempo de la
simulación y luego validando el valor obtenido corriendo nuevamente la simulación para
observar el transitorio de inicio del convertidor. En la programación de la estrategia en el
FPGA, es necesario tener en cuenta la naturaleza de los valores que se van a manejar, pues
la programación en LabVIEW FPGA utiliza datos del tipo de punto fijo (FXP), en el cual
mientras más chico sea el dato en valor y en decimales, más rápido y fácil puede ser
procesado.
En base a los resultados obtenidos, se observó una buena implementación del control
predictivo de estados finitos basado en modelos en un inversor trifásico con carga RL, así
como en la aplicación del Simple Boost Control en la red de impedancias del QZSI. Al
aplicar el algoritmo propuesto de FCS-MPC optimizado considerando dos pasos de ventaja
se observó un comportamiento no esperado en la red de impedancias, el cual impide la
correcta elevación del voltaje, así como alta distorsión en las corrientes de salida. De igual
forma se observó una mejora computacional en los tiempos de ejecución del algoritmo en
comparación del método tradicional de FCS-MPC aplicado en QZSI. Uno de los
principales motivos de esta mejora en el tiempo de ejecución del algoritmo, es que al
realizar de forma simultánea una lectura de variables y escritura en el puerto de salida
digital al iniciar periodo de muestreo, se obtiene un ahorro de 6 μs, que es el tiempo que le
tomaría al FPGA realizar una escritura en el puerto de salida digital al finalizar el algoritmo
(como en el método tradicional). Asimismo, hay que considerar un ahorro computacional
del 42% como se vio en la sección 4.3.5.
El algoritmo propuesto de FCS-MPC optimizado considerando dos pasos de ventaja
debe ser todavía trabajado a través de pruebas futuras y modificaciones en la programación
del controlador para obtener una mejor respuesta tanto en la red de impedancias como en
las corrientes trifásicas de la carga. Por otro lado, se debe realizar un estudio a profundidad
del filtro LCL que permita disminuir la potencia disipada en la resistencia de
amortiguamiento, así como la posibilidad de implementar un amortiguamiento activo que
evite la disipación de potencia en el filtro, logrando así una mayor eficiencia en el
convertidor. Por último, un trabajo para ser continuado de mucha utilidad es el estudio de la
93
interconexión del QZSI con la red eléctrica utilizando la estrategia de FCS-MPC
optimizado considerando dos pasos de ventaja. Para este se requerirán simulaciones
computacionales que permitan evidenciar el funcionamiento de la estrategia de control y el
comportamiento del convertidor al momento de realizar la interconexión, así como durante
la misma.
94
Anexo 1: Programación en Java sección 5.1
Definición de variables: final double L=10.755e-3,R=5.552,Ts=1/50e3;
int Sa_old=0,Sb_old=0,Sc_old=0;
double clk_old=0;
int Na, Nb, Nc;
double fa, fb, fc;
double clk=0;
double k;
double ia,ib,ic,Udc;
final double sqrt3_2 = Math.sqrt(3)/2;
final double sqrt3 = Math.sqrt(3);
double ia_ref,ib_ref,ic_ref;
double ialpha1=0.0, ibeta1=0.0;
Código de inicialización: Na=0;
Nb=0;
Nc=0;
fa=0;
fb=0;
fc=0;
Código: int Sa_opt = 0, Sb_opt = 0, Sc_opt = 0, n;
clk = xIN[0];
if (clk > clk_old) {
ia_ref = xIN[1];
ib_ref = xIN[2];
ic_ref = xIN[3];
ia = xIN[4];
ib = xIN[5];
ic = xIN[6];
k = xIN[7];
Udc = xIN[8];
final double ialpha_ref = (2 * ia_ref - ib_ref - ic_ref) / 3;
final double ibeta_ref = (ib_ref - ic_ref) / sqrt3;
final double ialpha = (2 * ia - ib - ic) / 3;
final double ibeta = (ib - ic) / sqrt3;
double g_opt = 1.0e10;
for (int Sa = 0; Sa < 2; Sa = Sa + 1) {
for (int Sb = 0; Sb < 2; Sb = Sb + 1) {
for (int Sc = 0; Sc < 2; Sc = Sc + 1) {
final double ualpha = Udc * (2 * Sa - Sb - Sc) / 3;
final double ubeta = Udc * 2 / 3.0 * (sqrt3_2 * Sb - sqrt3_2 * Sc);
ialpha1 = (1.0 - R * Ts / L) * ialpha + (Ts / L) * ualpha;
ibeta1 = (1.0 - R * Ts / L) * ibeta + (Ts / L) * ubeta;
95
final double N = (Sa_old - Sa) * (Sa_old - Sa) + (Sb_old - Sb) * (Sb_old - Sb) + (Sc_old -
Sc) * (Sc_old - Sc);
final double g = Math.abs(ialpha_ref - ialpha1) + Math.abs(ibeta_ref - ibeta1) + k * N;
if (g < g_opt) {
Sa_opt = Sa;
Sb_opt = Sb;
Sc_opt = Sc;
g_opt = g;
} } } }
yOUT[0] = Sa_opt;
yOUT[1] = Sb_opt;
yOUT[2] = Sc_opt;
yOUT[3] = ialpha_ref;
yOUT[4] = ialpha1;
if (time > 2e-3) {
if (Sa_opt == Sa_old) {
} else {
Na++; }
if (Sb_opt == Sb_old) {
} else {
Nb++; }
if (Sc_opt == Sc_old) {
} else {
Nc++; }
}
if (time > 10e-3) {
fa = Na / (time - 2e-3); }
if (time > 10e-3) {
fb = Nb / (time - 2e-3); }
if (time > 10e-3) {
fc = Nc / (time - 2e-3); }
yOUT[5] = (fa + fb + fc) / 3;
yOUT[6] = fa;
yOUT[7] = fb;
yOUT[8] = fc;
Sa_old = Sa_opt;
Sb_old = Sb_opt;
Sc_old = Sc_opt;
}
clk_old = clk;
return yOUT;
96
Anexo 2: Programación en LabVIEW sección 5.2
Diagrama a bloques:
SubVI negar (panel frontal y diagrama a bloques):
SubVI conversión alfa (panel frontal y diagrama a bloques):
97
SubVI conversión beta(panel frontal y diagrama a bloques):
SubVI ciclo for (panel frontal):
98
SubVI ciclo for (diagram a bloques):
SubVI Referencia de corriente alfa/beta (panel frontal y diagrama a bloques):
99
Anexo 3: Programación en Java sección 5.3
Definición de variables: int Sa_old=0,Sb_old=0,Sc_old=0;
double clk_old=0;
int G1,G2,G3,G4,G5,G6, Sa_opt, Sb_opt, Sc_opt,Na, Nb, Nc;
double fa, fb, fc;
double clk=0;
double Va,Vb,Vc,Tri,Vp,Vn;
Código de inicialización: Na=0;
Nb=0;
Nc=0;
fa=0;
fb=0;
fc=0;
Código: int Sa_opt = 0, Sb_opt = 0, Sc_opt = 0, n;
clk = xIN[0];
if (clk > clk_old) {
Va = xIN[1];
Vb = xIN[2];
Vc = xIN[3];
Tri = xIN[4];
Vp = xIN[5];
Vn = xIN[6];
if (Va > Tri) {
Sa_opt = 1;
} else { Sa_opt = 0; }
if (Vb > Tri) {
Sb_opt = 1;
} else { Sb_opt = 0; }
if (Vc > Tri) {
Sc_opt = 1;
} else { Sc_opt = 0; }
if ( Tri>Vp || Tri<Vn) {
Sa_opt = 2;
Sb_opt = 2;
Sc_opt = 2;
}
if (Sa_opt == 0 && Sb_opt == 0 && Sc_opt == 0) {
G1 = 0;
G2 = 1;
G3 = 0;
G4 = 1;
G5 = 0;
G6 = 1;
100
} else if (Sa_opt == 1 && Sb_opt == 0 && Sc_opt == 0) {
G1 = 1;
G2 = 0;
G3 = 0;
G4 = 1;
G5 = 0;
G6 = 1;
} else if (Sa_opt == 1 && Sb_opt == 1 && Sc_opt == 0) {
G1 = 1;
G2 = 0;
G3 = 1;
G4 = 0;
G5 = 0;
G6 = 1;
} else if (Sa_opt == 0 && Sb_opt == 1 && Sc_opt == 0) {
G1 = 0;
G2 = 1;
G3 = 1;
G4 = 0;
G5 = 0;
G6 = 1;
} else if (Sa_opt == 0 && Sb_opt == 1 && Sc_opt == 1) {
G1 = 0;
G2 = 1;
G3 = 1;
G4 = 0;
G5 = 1;
G6 = 0;
} else if (Sa_opt == 0 && Sb_opt == 0 && Sc_opt == 1) {
G1 = 0;
G2 = 1;
G3 = 0;
G4 = 1;
G5 = 1;
G6 = 0;
} else if (Sa_opt == 1 && Sb_opt == 0 && Sc_opt == 1) {
G1 = 1;
G2 = 0;
G3 = 0;
G4 = 1;
G5 = 1;
G6 = 0;
} else if (Sa_opt == 1 && Sb_opt == 1 && Sc_opt == 1) {
G1 = 1;
G2 = 0;
G3 = 1;
G4 = 0;
G5 = 1;
G6 = 0;
101
} else if (Sa_opt == 2 && Sb_opt == 2 && Sc_opt == 2) {
G1 = 1;
G2 = 1;
G3 = 1;
G4 = 1;
G5 = 1;
G6 = 1;
}
yOUT[0] = G1;
yOUT[1] = G2;
yOUT[2] = G3;
yOUT[3] = G4;
yOUT[4] = G5;
yOUT[5] = G6;
if (time > 2e-3) {
if (Sa_opt == Sa_old) {
} else {
Na++; }
if (Sb_opt == Sb_old) {
} else {
Nb++; }
if (Sc_opt == Sc_old) {
} else {
Nc++; }
}
if (time > 10e-3) {
fa = Na / (time - 2e-3); }
if (time > 10e-3) {
fb = Nb / (time - 2e-3); }
if (time > 10e-3) {
fc = Nc / (time - 2e-3); }
yOUT[7] = (fa + fb + fc) / 3;
yOUT[8] = fa;
yOUT[9] = fb;
yOUT[10] = fc;
Sa_old = Sa_opt;
Sb_old = Sb_opt;
Sc_old = Sc_opt;
}
clk_old = clk;
return yOUT;
102
Anexo 4: Programación en Java sección 5.4
Definición de variables:
final double L=11e-3,R=5.5,Ts=1/50e3,C=1e-3, Lqz=15e-3, Rqz=0.119;
int Sa_old=0,Sb_old=0,Sc_old=0,Sa_opt = 1, Sb_opt = 1, Sc_opt = 1;
double clk_old=0;
int G1,G2,G3,G4,G5,G6,Na, Nb, Nc;
double icap,fa, fb, fc;
double clk=0;
double k1, k3;
double ia,ib,ic,Vcap,iL, Udc, DC_link, gns, gs,Amp,Pout,Pin,iL_ref,Vcap_ref;
double iL1_1;
final double sqrt3_2 = Math.sqrt(3)/2;
final double sqrt3 = Math.sqrt(3);
double ia_ref,ib_ref,ic_ref;
double ialpha1=0.0, ibeta1=0.0, Vcap1=0.0, iL1_ns=0.0,iL1_s=0.0, ialpha2=0.0, ibeta2=0.;
Código de inicialización: Na=0;
Nb=0;
Nc=0;
fa=0;
fb=0;
fc=0;
Código: int n;
clk = xIN[0];
if (clk > clk_old) {
ia_ref = xIN[1];
ib_ref = xIN[2];
ic_ref = xIN[3];
ia = xIN[4];
ib = xIN[5];
ic = xIN[6];
k1 = xIN[7];
iL = xIN[8];
Vcap = xIN[9];
Amp = xIN[10];
Udc = xIN[11];
k3 = xIN[12];
Vcap_ref = xIN[13];
if (Sa_opt == 0 && Sb_opt == 0 && Sc_opt == 0) {
G1 = 0;
G2 = 1;
G3 = 0;
G4 = 1;
103
G5 = 0;
G6 = 1;
} else if (Sa_opt == 1 && Sb_opt == 0 && Sc_opt == 0) {
G1 = 1;
G2 = 0;
G3 = 0;
G4 = 1;
G5 = 0;
G6 = 1;
} else if (Sa_opt == 1 && Sb_opt == 1 && Sc_opt == 0) {
G1 = 1;
G2 = 0;
G3 = 1;
G4 = 0;
G5 = 0;
G6 = 1;
} else if (Sa_opt == 0 && Sb_opt == 1 && Sc_opt == 0) {
G1 = 0;
G2 = 1;
G3 = 1;
G4 = 0;
G5 = 0;
G6 = 1;
} else if (Sa_opt == 0 && Sb_opt == 1 && Sc_opt == 1) {
G1 = 0;
G2 = 1;
G3 = 1;
G4 = 0;
G5 = 1;
G6 = 0;
} else if (Sa_opt == 0 && Sb_opt == 0 && Sc_opt == 1) {
G1 = 0;
G2 = 1;
G3 = 0;
G4 = 1;
G5 = 1;
G6 = 0;
} else if (Sa_opt == 1 && Sb_opt == 0 && Sc_opt == 1) {
G1 = 1;
G2 = 0;
G3 = 0;
G4 = 1;
G5 = 1;
G6 = 0;
} else if (Sa_opt == 1 && Sb_opt == 1 && Sc_opt == 1) {
G1 = 1;
G2 = 1;
G3 = 1;
G4 = 1;
G5 = 1;
G6 = 1;
104
}
yOUT[0] = G1;
yOUT[1] = G2;
yOUT[2] = G3;
yOUT[3] = G4;
yOUT[4] = G5;
yOUT[5] = G6;
if (Sa_opt == 1 && Sb_opt == 1 && Sc_opt == 1) {
iL1_1 = (iL*Lqz + Ts * Vcap)/(Lqz+Rqz*Ts);
} else {
iL1_1 = (iL*Lqz + Ts *(Udc - Vcap))/(Lqz+Rqz*Ts);
}
//Cálculo de I_ref
final double Pout=3*R*Amp*Amp/2.0;
final double Pin=1.1*Pout;
final double iL_ref=Pin/Udc;
double g_opt = 1.0e10;
//NST
// iL1_ns = iL + Ts / Lqz * (Udc - Vcap); Ya sea este o el de abajo
iL1_ns = (iL1_1*Lqz + Ts *(Udc - Vcap))/(Lqz+Rqz*Ts);
final double gns = Math.abs(iL_ref - iL1_ns);
//ST
// iL1_s = iL + Ts / Lqz * Vcap; Ya sea este o el de abajo
iL1_s = (iL1_1*Lqz + Ts * Vcap)/(Lqz+Rqz*Ts);
final double gs = Math.abs(iL_ref - iL1_s);
if (gns < gs) {
final double ialpha_ref = (2 * ia_ref - ib_ref - ic_ref) / 3;
final double ibeta_ref = (ib_ref - ic_ref) / sqrt3;
final double ialpha = (2 * ia - ib - ic) / 3;
final double ibeta = (ib - ic) / sqrt3;
final double DC_link = 2.0*Vcap-Udc; //Válido para estado estable
final double ualpha = DC_link * (2 * Sa_opt - Sb_opt - Sc_opt) / 3;
final double ubeta = DC_link * 2 / 3.0 * (sqrt3_2 * Sb_opt - sqrt3_2 * Sc_opt);
ialpha1 = (1.0 - R * Ts / L) * ialpha + (Ts / L) * ualpha;
ibeta1 = (1.0 - R * Ts / L) * ibeta + (Ts / L) * ubeta;
for (int Sa = 0; Sa < 2; Sa = Sa + 1) {
for (int Sb = 0; Sb < 2; Sb = Sb + 1) {
for (int Sc = 0; Sc < 2; Sc = Sc + 1) {
final double ualpha_1 = DC_link * (2 * Sa - Sb - Sc) / 3;
final double ubeta_1 = DC_link * 2 / 3.0 * (sqrt3_2 * Sb - sqrt3_2 * Sc);
if (Sa == 1 && Sb == 1 && Sc == 1) { //ST
} else {
105
icap = iL1_ns - (Sa * ia + Sb * ib + Sc * ic); //NST
Vcap1 = Vcap + icap * (Ts / C );
ialpha2 = (1.0 - R * Ts / L) * ialpha1 + (Ts / L) * ualpha_1;
ibeta2 = (1.0 - R * Ts / L) * ibeta1 + (Ts / L) * ubeta_1;
final double N = (Sa_old - Sa) * (Sa_old - Sa) + (Sb_old - Sb) * (Sb_old - Sb) + (Sc_old -
Sc) * (Sc_old - Sc);
final double g = Math.abs(ialpha_ref - ialpha2) + Math.abs(ibeta_ref - ibeta2) + k1 *
Math.abs(Vcap_ref - Vcap1) +k3 * N;
if (g < g_opt) {
Sa_opt = Sa;
Sb_opt = Sb;
Sc_opt = Sc;
g_opt = g;
} } } } }
} else {
Sa_opt = 1;
Sb_opt = 1;
Sc_opt = 1;
}
if (time > 2e-3) {
if (Sa_opt == Sa_old) {
} else {
Na++; }
if (Sb_opt == Sb_old) {
} else {
Nb++; }
if (Sc_opt == Sc_old) {
} else {
Nc++; }
}
if (time > 10e-3) {
fa = Na / (time - 2e-3); }
if (time > 10e-3) {
fb = Nb / (time - 2e-3); }
if (time > 10e-3) {
fc = Nc / (time - 2e-3); }
yOUT[7] = (fa + fb + fc) / 3;
yOUT[8] = fa;
yOUT[9] = fb;
yOUT[10] = fc;
Sa_old = Sa_opt;
Sb_old = Sb_opt;
Sc_old = Sc_opt;
}
clk_old = clk;
return yOUT;
106
Anexo 5: Programación en Java sección 5.5
Definición de variables:
final double L=11e-3,R=5.5,Ts=1/50e3,C=1e-3, Lqz=15e-3;
int Sa_old=0,Sb_old=0,Sc_old=0;
double clk_old=0;
int G1,G2,G3,G4,G5,G6, Sa_opt, Sb_opt, Sc_opt,Na, Nb, Nc;
double icap,fa, fb, fc;
double clk=0;
double k1, k2, k3;
double ia,ib,ic,Vcap,iL, Udc, DC_link,Amp,Pout,Pin,iL_ref,Vcap_ref;
final double sqrt3_2 = Math.sqrt(3)/2;
final double sqrt3 = Math.sqrt(3);
double ia_ref,ib_ref,ic_ref;
double ialpha1=0.0, ibeta1=0.0, Vcap1=0.0, iL1=0.0;
Código de inicialización: Na=0;
Nb=0;
Nc=0;
fa=0;
fb=0;
fc=0;
Código: int Sa_opt = 0, Sb_opt = 0, Sc_opt = 0, n;
clk = xIN[0];
if (clk > clk_old) {
ia_ref = xIN[1];
ib_ref = xIN[2];
ic_ref = xIN[3];
ia = xIN[4];
ib = xIN[5];
ic = xIN[6];
k1 = xIN[7];
iL = xIN[8];
Vcap = xIN[9];
k2 = xIN[10];
Udc = xIN[11];
k3 = xIN[12];
Vcap_ref = xIN[13];
Amp = xIN[14];
final double Pout=3*R*Amp*Amp/2.0;
final double Pin=1.1*Pout;
final double iL_ref=Pin/Udc;
107
final double ialpha_ref = (2 * ia_ref - ib_ref - ic_ref) / 3;
final double ibeta_ref = (ib_ref - ic_ref) / sqrt3;
final double ialpha = (2 * ia - ib - ic) / 3;
final double ibeta = (ib - ic) / sqrt3;
final double DC_link = 2.0*Vcap-Udc; //válido para estado estable
double g_opt = 1.0e10;
for (int Sa = 0; Sa < 2; Sa = Sa + 1) {
for (int Sb = 0; Sb < 2; Sb = Sb + 1) {
for (int Sc = 0; Sc < 2; Sc = Sc + 1) {
final double ualpha = DC_link * (2 * Sa - Sb - Sc) / 3;
final double ubeta = DC_link * 2 / 3.0 * (sqrt3_2 * Sb - sqrt3_2 * Sc);
if (Sa == 1 && Sb == 1 && Sc == 1) { //ST
icap = -iL;
Vcap1 = Vcap + icap * (Ts / C );
iL1 = iL + Ts / Lqz * Vcap1;
} else {
icap = iL - (Sa * ia + Sb * ib + Sc * ic); //NST
Vcap1 = Vcap + icap * (Ts / C );
iL1 = iL + Ts / Lqz * (Udc - Vcap1);
}
ialpha1 = (1.0 - R * Ts / L) * ialpha + (Ts / L) * ualpha;
ibeta1 = (1.0 - R * Ts / L) * ibeta + (Ts / L) * ubeta;
final double N = (Sa_old - Sa) * (Sa_old - Sa) + (Sb_old - Sb) * (Sb_old - Sb) + (Sc_old -
Sc) * (Sc_old - Sc);
final double g = Math.abs(ialpha_ref - ialpha1) + Math.abs(ibeta_ref - ibeta1) + k1 *
Math.abs(Vcap_ref - Vcap1) + k2* Math.abs(iL_ref - iL1)+k3 * N;
if (g < g_opt) {
Sa_opt = Sa;
Sb_opt = Sb;
Sc_opt = Sc;
g_opt = g;
} } } }
if (Sa_opt == 0 && Sb_opt == 0 && Sc_opt == 0) {
G1 = 0;
G2 = 1;
G3 = 0;
G4 = 1;
G5 = 0;
G6 = 1;
} else if (Sa_opt == 1 && Sb_opt == 0 && Sc_opt == 0) {
G1 = 1;
G2 = 0;
G3 = 0;
G4 = 1;
G5 = 0;
G6 = 1;
} else if (Sa_opt == 1 && Sb_opt == 1 && Sc_opt == 0) {
G1 = 1;
G2 = 0;
108
G3 = 1;
G4 = 0;
G5 = 0;
G6 = 1;
} else if (Sa_opt == 0 && Sb_opt == 1 && Sc_opt == 0) {
G1 = 0;
G2 = 1;
G3 = 1;
G4 = 0;
G5 = 0;
G6 = 1;
} else if (Sa_opt == 0 && Sb_opt == 1 && Sc_opt == 1) {
G1 = 0;
G2 = 1;
G3 = 1;
G4 = 0;
G5 = 1;
G6 = 0;
} else if (Sa_opt == 0 && Sb_opt == 0 && Sc_opt == 1) {
G1 = 0;
G2 = 1;
G3 = 0;
G4 = 1;
G5 = 1;
G6 = 0;
} else if (Sa_opt == 1 && Sb_opt == 0 && Sc_opt == 1) {
G1 = 1;
G2 = 0;
G3 = 0;
G4 = 1;
G5 = 1;
G6 = 0;
} else if (Sa_opt == 1 && Sb_opt == 1 && Sc_opt == 1) {
G1 = 1;
G2 = 1;
G3 = 1;
G4 = 1;
G5 = 1;
G6 = 1;
}
yOUT[0] = G1;
yOUT[1] = G2;
yOUT[2] = G3;
yOUT[3] = G4;
yOUT[4] = G5;
yOUT[5] = G6;
if (time > 2e-3) {
if (Sa_opt == Sa_old) {
} else {
Na++; }
109
if (Sb_opt == Sb_old) {
} else {
Nb++; }
if (Sc_opt == Sc_old) {
} else {
Nc++; }
}
if (time > 10e-3) {
fa = Na / (time - 2e-3); }
if (time > 10e-3) {
fb = Nb / (time - 2e-3); }
if (time > 10e-3) {
fc = Nc / (time - 2e-3); }
yOUT[7] = (fa + fb + fc) / 3;
yOUT[8] = fa;
yOUT[9] = fb;
yOUT[10] = fc;
Sa_old = Sa_opt;
Sb_old = Sb_opt;
Sc_old = Sc_opt;
}
clk_old = clk;
return yOUT;
110
Anexo 6: Programación del FPGA sección 6.1
Panel Frontal
Sección 1
111
Sección 2
112
Sección 3
113
Descripción de secciones
Sección 1:
Lectura de señales análogas y acondicionamiento de las mismas. Generación de tres
señales sinusoidales de referencia de corriente. Estas señales se generan punto a punto cada
periodo de muestreo. Al tener 50 Hz de frecuencia (durar 20 ms un periodo) y tener 20 μs
de periodo de muestreo, se tienen 1000 muestras por periodo de sinusoidal. Se empiezan
generando las sinusoidales con un contador que inicializa en 0 y aumenta su valor en 1 cada
ciclo hasta llegar a 999. Se realiza el escalamiento de señales de referencia de corriente.
Conversión alfa-beta de señales senadas y señales de referencia. Inicialización de Shift
Registers. Se usa un “Single-Cycle Timed Loop” (SCTL) cuya duración es un tick de reloj
de 40 MHz para que todas las operaciones que se encierran en este lazo se ejecuten en
exactamente 25 ns.
Sección 2:
Los ciclos For ejecutan 8 veces el código para predecir el valor futuro de la corriente en
la carga. Para minimizar el tiempo de ejecución este código se encierra en un SCTL cuya
duración es de 25 ns. Se agrega a la función de costo la diferencia entre los posibles
cambios de conmutación y la conmutación óptima del periodo de muestreo pasado, esto con
el objetivo de controlar la frecuencia de conmutación. Se evalúa la función costo y se
guarda el valor óptimo en variables locales. En la parte inferior de la imagen se establece la
duración del ciclo y se pone una operación para determinar la duración del ciclo, esto con el
fin de asegurar que la duración total del ciclo no sea mayor a la impuesta.
Sección 3:
Los valores óptimos obtenidos de la sección 2, se utilizan en diferentes casos para
seleccionar una palabra de control que será aplicada al puerto de salida digital. Las
diferentes palabras de control se presentan a continuación:
Palabra de control
0 0 0 42
0 0 1 26
0 1 0 38
0 1 1 22
1 0 0 41
1 0 1 25
1 1 0 37
1 1 1 21
Se agrega uno al contador que permite generar cada punto de las sinusoidales de
referencia. Si el contador llega al valor de 999 este se reinicia al valor de 0. Los valores
óptimos son enviados a los Shift Registers para ser utilizados en el siguiente periodo de
muestreo por el elemento de la función de costo que limita la frecuencia de conmutación.
En caso de parar el programa la palabra de control que queda de forma determinada es el
número 42.
114
Anexo 7: Programación del FPGA sección 6.2
Panel Frontal
Descripción de diagrama a bloques:
En la primera sección del Sequence se generan las tres referencias sinusoidales. Se
adquiere por medio de una entrada análoga la señal portadora, ya que esta no puede ser
generada con las funciones disponibles en LabVIEW FPGA. Se realiza la primera
comparación entre las señales de referencia y la señal portadora, guardando un valor de 1
en las variables locales de los estados si su respectiva señal de referencia es mayor a la
señal portadora. En caso contrario se guarda un valor de 0.
A continuación se compara si la señal portadora es mayor o menor a las referencias
positivas y negativas shoot-through. En caso de que esto se cumpla se sobrescriben las
variables locales con un valor de 2. Por último el valor obtenido hasta este momento es
aplicado en la salida por medio de una palabra de control. Las palabras de control se
presentan a continuación:
Palabra de control
0 0 0 42
0 0 1 26
0 1 0 38
0 1 1 22
1 0 0 41
1 0 1 25
1 1 0 37
1 1 1 21
2 2 2 127
La palabra de control 127 permite visualizar el corto circuito en la salida digital 6. Se
agrega uno al contador que permite generar cada punto de las sinusoidales de referencia. Si
el contador llega al valor de 999 este se reinicia al valor de 0.
115
Diagrama a bloques
116
Anexo 8: Programación del FPGA sección 6.3
Panel Frontal
Sección 1
117
Sección 2
118
Sección 3
119
Sección 4
120
Descripción de secciones
Sección 1:
Lectura de señales análogas y acondicionamiento de algunas de estas señales. Se aplica
el estado óptimo obtenido de la iteración pasada. El valor con el que se inicia el estado
óptimo al correr el VI es 127, pues se sabe que el circuito siempre empezará en el estado
ST. Generación de tres señales sinusoidales de referencia de corriente. Estas señales se
generan punto a punto cada periodo de muestreo. Al tener 50 Hz de frecuencia (durar 20 ms
un periodo) y tener 25 μs de periodo de muestreo, se tienen 800 muestras por periodo de
sinusoidal. Se empiezan generando las sinusoidales con un contador que inicializa en 2 y
aumenta su valor en 1 cada ciclo hasta llegar a 799. El contador inicializa en 2 para poder
desfasar dos periodos de muestreo a futuro y así poder trabajar con la referencia de
corriente . De esta forma se genera un retraso al seguir la señal de referencia. Se
realiza el escalamiento de señales de referencia de corriente. Se calcula la corriente de
referencia en L1. Se calcula la corriente en L1 para el instante . Se realiza el cálculo
de las corrientes en L1 para los casos NST y ST para el instante para decidir en las
siguientes secciones si elegir el estado óptimo ST o continuar realizando los cálculos del
estado NST. Inicialización de Shift Registers. Se usa un “Single-Cycle Timed Loop”
(SCTL) cuya duración es un tick de reloj de 25 MHz para que todas las operaciones que se
encierran en este lazo se ejecuten en exactamente 40 ns.
Sección 2:
La sección 2 se encuentra dentro de un caso, al cual se accede cuando el resultado de la
sección 1 determina que es necesario trabajar en el estado NST. En caso contrario se
guarda el valor 1 en las tres variables locales que definen el estado de conmutación. Se
utiliza un SCTL de 20 MHz para que todas las operaciones que se encierran en este lazo se
ejecuten en exactamente 50 ns. Se termina de realizar el acondicionamiento de las señales
análogas faltantes. Se realiza la conversión alfa-beta de las señales de corriente medida y
corrientes de referencia. Se realiza el cálculo de la corriente en la carga para el instante
. Se procede a los ciclos For que se ejecutarán 8 veces, sin embargo con un caso
dentro de estos para evitar que se realicen cálculos en la octava ejecución, esto para evitar
que las tres variables locales adquieran el valor de 1 durante el estado NST (pues está
reservado para el estado ST). Todas las ecuaciones del estado NST se ponen dentro de un
SCTL para que se realicen sus cálculos en 40 ns.
Sección 3:
Se ejecuta el código para calcular la corriente en la carga y el voltaje en el capacitor,
ambos para el instante . Se agrega a la función de costo la diferencia entre los
posibles cambios de conmutación y la conmutación óptima del periodo de muestreo pasado,
esto con el objetivo de controlar la frecuencia de conmutación. Para minimizar el tiempo de
ejecución este código se encierra en un SCTL cuya duración es de 40 ns. Se evalúa la
función costo y se guarda el valor óptimo en variables locales. En la parte inferior de la
imagen se establece la duración del ciclo y se pone una operación para determinar la
duración del ciclo, así como los tiempos máximos y mínimos de ejecución del mismo, esto
con el fin de asegurar que la duración total del ciclo no sea mayor a la duración impuesta.
121
Sección 4:
Los valores óptimos obtenidos de la sección 3, se utilizan en diferentes casos para
seleccionar una palabra de control que deberá ser aplicada al puerto de salida digital en el
siguiente periodo de muestreo. Las diferentes palabras de control se presentan a
continuación:
Palabra de control
0 0 0 42
0 0 1 26
0 1 0 38
0 1 1 22
1 0 0 41
1 0 1 25
1 1 0 37
1 1 1 127
Esta palabra de control se envía al siguiente periodo de muestreo a través de un Shift
Register. Se agrega uno al contador que permite generar cada punto de las sinusoidales de
referencia. Si el contador llega al valor de799 este se reinicia al valor de 0. Los valores
óptimos son enviados a los Shift Registers para ser utilizados en el siguiente periodo de
muestreo por el elemento de la función de costo que limita la frecuencia de conmutación.
En caso de parar el programa la palabra de control que queda de forma determinada es el
número 42.
122
Anexo 9: Programación del FPGA sección 6.4
Panel Frontal
Sección 1
123
Sección 2
124
Sección 3
125
Descripción de secciones
Sección 1:
Lectura de señales análogas y acondicionamiento de las mismas. Se generan las señales
de corriente de referencia para la carga y para la inductancia L1. Para las señales de la
corriente en la carga, se generan las sinusoidales de referencia punto a punto cada periodo
de muestreo. Al tener 50 Hz de frecuencia (durar 20 ms un periodo) y tener 25 μs de
periodo de muestreo, se tienen 800 muestras por periodo de sinusoidal. Se empiezan
generando las sinusoidales con un contador que inicializa en 0 y aumenta su valor en 1 cada
ciclo hasta llegar a 799. Se realiza el escalamiento de señales de referencia de corriente. Se
calcula la corriente de referencia en L1. Todo el acondicionamiento de señales y conversión
alfa-beta de las corrientes trifásicas tanto de la carga como de la señal de referencia se
realiza dentro de un Single-Cycle Timed Loop” (SCTL) cuya duración es un tick de reloj
de 30 MHz para que todas las operaciones que se encierran en este lazo se ejecuten en
exactamente 33.3 ns.
Sección 2:
Los ciclos For ejecutan 8 veces el código para predecir el valor futuro de la corriente en
la carga. Para minimizar el tiempo de ejecución este código se encierra en un SCTL cuyo
ciclo tiene una duración es de 40 ns. Se agrega a la función de costo la diferencia entre los
posibles cambios de conmutación y la conmutación óptima del periodo de muestreo pasado,
esto con el objetivo de controlar la frecuencia de conmutación. Se evalúa la función costo y
se guarda el valor óptimo en variables locales. En la parte inferior de la imagen se establece
la duración del ciclo y se pone una operación para determinar la duración del ciclo, esto con
el fin de asegurar que la duración total del ciclo no sea mayor a la impuesta.
Sección 3:
Los valores óptimos obtenidos de la sección 2, se utilizan en diferentes casos para
seleccionar una palabra de control que deberá ser aplicada al puerto de salida digital en el
siguiente periodo de muestreo. Las palabras de control para este caso son las mismas que se
utilizan en el anexo 8, con la diferencia que para el estado óptimo [111] se tienen dos
posibles palabras de control: 127 y 21. La palabra de control 21 se utiliza únicamente
cuando se trabaja con los factores de peso , pues en este caso se estaría
trabajando el estado NST del convertidor, por lo que no estaría permitido el uso de la
palabra de control 127 que se utiliza para generar el corto circuito. Se agrega uno al
contador que permite generar cada punto de las sinusoidales de referencia. Si el contador
llega al valor de799 este se reinicia al valor de 0. Los valores óptimos son enviados a los
Shift Registers para ser utilizados en el siguiente periodo de muestreo por el elemento de la
función de costo que limita la frecuencia de conmutación. En caso de parar el programa la
palabra de control que queda de forma determinada es el número 42.
126
Anexo 10: Esquemas del sistema.
Inverter
S1
S2
S3
S4
S5
S6
Am
p
Volt
Am
pA
mp
Volt
Am
p
Am
p
Volt
15
mH
15
mH
10
00
μF
10
00
μF
2.5
mH
22
0 μ
H
5 μ
F
5 Ω
37
0 μ
F
12.5
mH
5.5
Ω
Volt
Volt
Diagrama del circuito eléctrico
127
Setup de pruebas para el prototipo del QZSI implementado en el laboratorio de
electrónica industrial del Departamento de Ingeniería Eléctrica y Computacional del
ITESM Campus Monterrey.
128
Anexo 11: Prueba en inductancias.
Primero se realizó una prueba para obtener el valor preciso de las inductancias en la red
de impedancias, así como de las inductancias en la carga. Esta prueba consistió en aplicar
diferentes niveles de voltaje de corriente directa a las inductancias para hacerles circular
una corriente que varíe proporcionalmente con el voltaje. Con los valores de voltaje y
corrientes registrados se puede calcular la resistencia en la inductancia aplicando la ley de
Ohm. Después se le aplica un voltaje de corriente alterna el cual se varía a diferentes
valores y nuevamente se realiza una medición tanto del voltaje como de la corriente en la
inductancia. Aplicando la ley de Ohm se obtendría entonces la impedancia en el elemento.
Con el valor de impedancia y resistencia se puede despejar la reactancia inductiva y luego
el valor de la inductancia:
Las mediciones realizadas se presentan a continuación:
L1
L2
L_Fase A
L_Fase B
L_Fase C
DC
DC
DC
DC
DC
I V R
I V R
I V R
I V R
I V R
0.59 0.10 0.17
0.50 0.09 0.18
0.51 0.16 0.32
0.50 0.17 0.33
0.52 0.17 0.33
0.98 0.17 0.18
0.99 0.18 0.19
0.99 0.32 0.32
1.00 0.33 0.33
0.99 0.33 0.33
1.49 0.26 0.18
1.46 0.27 0.18
1.51 0.49 0.32
1.51 0.50 0.33
1.54 0.51 0.33
2.04 0.36 0.18
1.99 0.37 0.18
2.00 0.66 0.33
2.00 0.67 0.34
1.97 0.66 0.34
2.50 0.44 0.18
2.73 0.49 0.18
2.51 0.84 0.33
2.54 0.85 0.34
2.53 0.86 0.34
3.02 0.53 0.18
2.99 0.55 0.18
4.01 1.02 0.25
3.03 1.03 0.34
3.05 1.04 0.34
AC
AC
AC
AC
AC
I V Z
I V Z
I V Z
I V Z
I V Z
0.46 2.72 5.87
0.49 2.59 5.33
0.49 2.62 5.31
0.51 2.63 5.16
0.50 2.69 5.34
1.04 6.15 5.94
0.95 5.07 5.36
1.13 4.52 3.99
1.00 4.05 4.06
0.98 4.10 4.18
1.51 8.99 5.95
1.52 8.20 5.39
2.05 7.02 3.42
1.52 5.47 3.59
1.71 6.08 3.55
2.07 12.37 5.98
2.04 11.00 5.39
2.51 8.21 3.27
2.12 7.03 3.31
2.04 6.94 3.41
2.52 15.02 5.96
2.54 13.70 5.39
2.97 9.40 3.16
2.51 8.01 3.19
2.55 8.25 3.24
2.97 17.83 6.00
3.03 16.50 5.45
3.58 10.93 3.05
3.08 9.43 3.06
3.08 9.60 3.12
R_av Z_av L(mH)
R_av Z_av L(mH)
R_av Z_av L(mH)
R_av Z_av L(mH)
R_av Z_av L(mH)
0.18 5.95 15.78
0.18 5.39 14.28
0.31 3.70 9.78
0.33 3.73 9.85
0.34 3.81 10.06
129
Se realizó una segunda prueba para asegurarse que la corriente de directa que circula a
través de las inductancias en la red de impedancias no sature el núcleo de las mismas, pues
una saturación en el núcleo implicaría un cambio en el valor de la inductancia y esto
afectaría fuertemente la estrategia de control. Para esta prueba, se observó la respuesta de
subida de la corriente en la inductancia ante un cambio de referencia de 0 a 3 ADC. El valor
de 3 A se propone pues no se estará manejando más que esta cantidad en todas las pruebas.
La inductancia permanece un tiempo con la corriente de 3 A y luego se pone un corto
circuito en paralelo a la inductancia. De esta forma, se espera que la corriente caiga en la
inductancia en el mismo tiempo de respuesta que en la subida. Si el tiempo de subida
coincide con el tiempo de bajada, eso indica que la inductancia no se modificó y por lo
tanto no hay saturación en el núcleo.
Tiempo de subida y de bajada en la inductancia L1.
Tiempo de subida y de bajada en la inductancia L2.
Se observa que el tiempo de subida y bajada para L1 es de aproximadamente 490 ms,
mientras que el tiempo de subida y bajada para L2 es de aproximadamente 500 ms. Se
concluye que no se presenta saturación en los núcleos de las inductancias.
130
Bibliografía
[1] Ayad, F. Ayman. Kennel, M. Ralph. (Oct, 2013). “Model predictive controller for grid-
connected photovoltaic based on quasi-Z-source inverter” Sensorless Control for
Electrical Drives and Predictive Control of Electrical Drives and Power Electronics
(SLED/PRECEDE), 2013 IEEE International Symposium on. Pp. 1-6.
[2] Fraunhofer Institute for Solar Energy. (Mar,2016). “Photovoltaics Report, updated: 11
March 2016”
[3] Ellabban, Omar. Mosa, Mostafa. Abu-Rub, Haitham, and Rodríguez, José. (2013)
“Model predictive control of a grid connected quasi-Z-source inverter”. Industrial
Technology (ICIT), 2013 IEEE International Conference on. Pp. 1591 - 1596.
[4] Li, Yuan. Anderson, Joel. Peng, Fang Z. Liu, Dichen. (2009). “Quasi-Z-Source
Inverter for photovoltaic power generation systems”. Applied Power Electronics
Conference and Exposition, 2009. Pp. 918-924.
[5] J.-H. Park, H.-G. Kim, E.-C. Nho and T.-W. Chunn. (Ene, 2010) “Power conditioning
system for a grid connected PV power generation using a Quasi-Z-Sourse Inverter”.
Journal of Power Electronics. Vol. 10, No.1. Pp. 79-84.
[6] Rodríguez, J. Kazmierkowski, M. Espinoza, J. Zanchetta, P. Abu-Rub, H. Young, H.
Rojas, C. (2013). “State of the art of finite control set model predictive control in
power electronics”. IEEE Transactions on Industrial Informatics. Vol: 9. Pp 1003-
1016.
[7] Liu, Yushan. Abu-Rub, Haitham. Ge, Baoming. (Dec, 2014). “Z-Source/Quasi-Z-
Source Inverters”. IEEE Industrial Electronics. Vol. 8 No. 4. Pp. 32-44.
[8] Mascarós Mateo, Vicente. (2016). “Gestión del montaje de instalaciones solares
fotovoltaicas”. Parainfo: España. 1ª edición.
[9] Mohan, Ned. Undeland, Tore M. Robbins, William P. (2009). “Electrónica de
potencia: Convertidores, aplicaciones y diseño”. Mc Graw-Hill: México. 3ª ed.
[10] Gitizadeh, M. Nayeripour, M. Akrami, A. (2012). “Maximum Constant Boost Control
for QZSI in a Fuel Cell System”. 2012 Second Iranian Conference on Renewable
Energy and Distributed Generation. Pp. 7-11.
[11] F. M. Chávez. (Dic, 2007) “Implementation and evaluation of single phase impedances
source inverter for polymer electrolyte membrane fuel cells system”. (Master’s Thesis).
Instituto Tecnológico y de Estudios Superiores de Monerrey.
[12] Anderson, Joel. Peng, Fang Z. (2008). “Four Zuasi-Z-Source Inverters”. Power
Electronics Specialists Conference, pesc 2008. IEEE. Pp. 2743-2749.
[13] Ayad, F. Ayman. Kennel, M. Ralph. Karamanakos, Petros. (2015). “Direct model
predictive current control of Quasi-Z-Source Inverters”. 2015 IEEE International
Symposium on Predictive Control of Electrical Drives and Power Electronics
(PRECEDE). Pp. 67-72.
[14] Ayad, F. Ayman. Kennel, M. Ralph. (2015). “Direct model predictive control of Quasi-
Z-Source Inverter compared with the traditional PI-based PWM control” Power
Electronics and Applications (EPE'15 ECCE-Europe), 2015 17th European
Conference on. Pp 1-9.
[15] Kouro, Samir. Cortés, Patrcio. Vargas, René. Ammann, Ulrich. Rodríguez, José.
(2009). “Model predictive control – A simple and powerful method to control power
131
converters”. IEEE Transactions on Industrial Electronics, Vol. 56. No. 6. Pp.1826-
1838.
[16] Villa Manrique, Alberto. (2011). “Estudio de Filtro LCL aplicado a Inversores
Fotovoltaicos” (Tesis). Leganés, España. Universidad Carlos III de Madrid.
[17] Yoo, D.K. Wang, L. Rogers, E. Paszke, W. (2014). “Model Predictive Control of
Three Phase Voltage Source Converters with an LCL Filter”. 2014 IEEE 23rd
International Symposium on Industrial Electronics (ISIE). Pp.562-567.
[18] Kahlane, A.E.W.H. Hassaine, L. Kherchi, M. (2014). “LCL Filter Design for
Photovoltaic Grid Connected Systems”. Revue des Energies Renouvelables SIENR’14
Ghardaïa (2014). Pp. 227-232.
[19] Liserre, M. Blaabjerg, F. Hansen, S. (2005). “Design and Control of an LCL-Filter-
Based Three-Phase Active Rectifier”. IEEE Transactions on Industry Applications,
Vol. 41 No. 5, Pp. 1281-1291.
[20] Reznik, A. Godoy, M. Al-Durra, A. Muyeen, S. M. (2014). “LCL Filter Design and
Performance Analysis for Grid Interconnected Systems”. IEEE Transactions on
Industry Applications, Vol. 40. Pp. 1225-1232
[21] Hernández, Salazar A.J. (2011). “Análisis y Diseño de un Convertidor Electrónico de
Potencia para uso en Generadores Eólicos y drives”. (Tesis). Monterrey, NL, México.
Tecnológico de Monterrey.
[22] International Rectifier. “IRG4PC50UD Datasheet”. California. www.irf.com
[23] LEM. (2014). “Voltage Transducer LV 25-P Datasheet”. www.lem.com
[24] LEM. (2014). “Current Transducer LA 100-P Datasheet”. www.lem.com
[25] National Instruments. “Kits GPIC NI Single-Board RIO”. www.ni.com
[26] Rodríguez, J. Cortés, P. (2012). “Predictive Control of Power Converters and Electrical
Drives”. Wiley, IEEE. 1ª edición.
[27] Cortés, P. Kouro, S. La Rocca, B. Vargas, R. Rodríguez, J. León J. Vazquez, S. (2009).
“Guidelines for weighting factors design in Model Predictive Control of power
converters and drives”. Industrial Technology, 2009. ICIT 2009. IEEE International
Conference on. Pp 1-7.
[28] Mosa, Mostafa. Abu-Rub, Haitham. Rodríguez, José. (2013). “High performance
Predictive Control Applied to Three Phase Grid Connected Quasi-Z-Source Inverter”.
Industrial Electronics Society, IECON 2013- 39th
Annual Conference of the IEEE. Pp
5812-5817.
[29] M. Liserre, F. Blaabjerg. (2002). “Stability Improvements of an LCL-filter based three-
phase active rectifier”. Power Electronics Specialists Conference. pesc 02.2002 IEEE
33rd
Annual. Pp. 1195-1201.
[30] Bakeer, Abualkasim. Ismeil, Mohamed A. Orabi, Mohamed. (2016). “A Powerful
Finite Control Set-Model Predictive Control Algorithm for Quasi Z-Source Inverter”.
IEEE Transactions on Industrial Informatics, Vol. 12. Pp. 1371-1379.
[31] GeckoCIRCUITS. (2014). “Model Predictive Control”. http://www.gecko-
simulations.com/newsletter/65-model-predictive-control.html
132
Curriculum Vitae
Omar Romero Sahagún nació en Campeche, Campeche, en 1990. Realizó sus estudios
superiores en el Centro de Estudios Tecnológico del Mar 02, en Campeche, donde recibió
el título de Técnico en Electrónica en julio de 2009. Posteriormente continuó sus
universitarios en el Instituto Tecnológico y de Estudios Superiores de Monterrey, Campus
Monterrey, donde recibió el título de Ingeniero Mecánico Eléctrico en mayo de 2014 con
mención honorífica de excelencia.
Inició la Maestría en Ciencias con Especialidad en Ingeniería Energética en el Instituto
Tecnológico y de Estudios Superiores de Monterrey, Campus Monterrey, en agosto de
2014. Como parte de sus actividades de asistente de docencia, colaboró dentro del
Departamento de Ingeniería Eléctrica y Computacional como instructor impartiendo los
laboratorios de Electrónica de Potencia, Control de Máquinas Eléctricas, Transformadores
y Motores Eléctricos, Teleingeniería y Administración y Monitoreo de Energía.
Contribuyó en proyectos de desarrollo tecnológico, como el proyecto número 210547 del
Programa de Estímulos a la Innovación del CONACYT, modalidad INNOVAPYME, el
cual se enfocó en el diseño y construcción de un prototipo de Inversor Cuasi-Fuente
Impedancia. De igual forma, durante sus estudios de posgrado participó en el impulso de
Plataformas de Laboratorios Remotos en Tiempo Real, como parte del proyecto del
Laboratorio Binacional para la Gestión Inteligente de la Sustentabilidad Energética y la
Formación Tecnológica.
Esta tesis fue editada en su totalidad por Omar Romero Sahagún