conexion real 68000 ok
TRANSCRIPT
1
E.P.S. de Ingeniería de Gijón Prácticas de Sistemas Electrónicos Digitales
PRÁCTICA 1- 68FIL + ANALIZADOR LÓGICO - 1 Curso 3º Ingeniería de Telecomunicación
Práctica 1 – Microprocesador 68000 y empleo del Analizador Lógico
Fechas: 7 y 14 de Noviembre de 2003
En esta primera práctica se trata de estudiar y analizar el conexionado de unSistema Microprocesador real completo basado en el empleo del C.I. 68000(microprocesador de 16 bits de Motorola). Se detalla todo ello en una Tarjeta de Entrenamiento denominada 68fil de propósito docente.
Se identifican los principales elementos que la constituyen y la implementaciónfísica del mapa de memoria y de los dispositivos de Entrada/Salida con lacircuitería digital de decodificación y selección de dispositivos.
Se detalla también la lógica de generación y aceptación de interrupciones.
Tras la descripción del sistema, se procede a registrar y capturar un ciclo debus mediante un Analizador Lógico. Se describe previamente la funcionalidady manejo de un equipo HP 54620C y se utiliza posteriormente el mismo sobreel 68fil
E.P.S. de Ingeniería de Gijón Prácticas de Sistemas Electrónicos Digitales
PRÁCTICA 1- 68FIL + ANALIZADOR LÓGICO - 2 Curso 3º Ingeniería de Telecomunicación
MICROPROCESADOR 68000DEL SISTEMA MAPA DE MEMORIA
DEL SISTEMA
2
E.P.S. de Ingeniería de Gijón Prácticas de Sistemas Electrónicos Digitales
PRÁCTICA 1- 68FIL + ANALIZADOR LÓGICO - 3 Curso 3º Ingeniería de Telecomunicación
ESQUEMA DE CONEXIÓN DEL CONTROLADOR DE PUERTOPARALELO / TEMPORIZADOR MC68230
E.P.S. de Ingeniería de Gijón Prácticas de Sistemas Electrónicos Digitales
PRÁCTICA 1- 68FIL + ANALIZADOR LÓGICO - 4 Curso 3º Ingeniería de Telecomunicación
ESQUEMA DE CONEXIÓN DEL CONTROLADOR DE PUERTO SERIE MC68681
3
E.P.S. de Ingeniería de Gijón Prácticas de Sistemas Electrónicos Digitales
PRÁCTICA 1- 68FIL + ANALIZADOR LÓGICO - 5 Curso 3º Ingeniería de Telecomunicación
ESQUEMA DE CONEXIÓN DE LAS MEMORIAS RAMY ROM AL 68000
E.P.S. de Ingeniería de Gijón Prácticas de Sistemas Electrónicos Digitales
PRÁCTICA 1- 68FIL + ANALIZADOR LÓGICO - 6 Curso 3º Ingeniería de Telecomunicación
DECODIFICACION DE DIRECCIONES
74LS154: DECODIFICADOR DE 4 ENTRADAS (PINES 20 A 23) A 16 SALIDAS DE NIVEL BAJO (PINES 1 A 11 Y 13 A 17) CON 2 SEÑALES DE INHIBICION (PINES 18 Y 19)
EJEMPLO : A23=1,A22=0,A21=0,A20=0,A19=0,A18=0,A17=0,A16=0, _AS=0 E _IACK=1 =>_PI/T=0
4
E.P.S. de Ingeniería de Gijón Prácticas de Sistemas Electrónicos Digitales
PRÁCTICA 1- 68FIL + ANALIZADOR LÓGICO - 7 Curso 3º Ingeniería de Telecomunicación
SISTEMA DE INTERRUPCIONES
74LS148: CODIFICADOR PRIORITARIO DE 8 A 3 . GENERA LAS SEÑALES _IPL1, _IPL2 e _IPL3 QUE INDICAN EL NIVEL
DE PETICION DE INTERRUPCION.
EL NIVEL SE COPIA EN LOS 3 BITS BAJOS DEL BUS DE DIRECCIONES A1, A2 Y A3 QUE ENTRAN AL 74LS138 QUE
ES UN DECODIFICADOR 3 A 8 QUE ACTIVA EL RECONOCIMIENTO DE
INTERRUPCION.LAS SEÑALES DE HABILITACION DEL 74LS138 ESTAN CONTROLADAS POR
_AS Y POR LAS LINEAS FC0=FC1=FC2=1 QUE ES EL ESPACIO DE DIRECCIONES
CORRESPONDIENTE A LAS INTERRUPCIONES
E.P.S. de Ingeniería de Gijón Prácticas de Sistemas Electrónicos Digitales
PRÁCTICA 1- 68FIL + ANALIZADOR LÓGICO - 8 Curso 3º Ingeniería de Telecomunicación
GENERACION DE _/DTACK PARA LOS ACCESOS A MEMORIAO A PARTE ALTA DE PERIFERICOS
5
E.P.S. de Ingeniería de Gijón Prácticas de Sistemas Electrónicos Digitales
PRÁCTICA 1- 68FIL + ANALIZADOR LÓGICO - 9 Curso 3º Ingeniería de Telecomunicación
ANALIZADOR LOGICO – ESQUEMA GENERAL
PantallaControl de canales
Control generales Controles
horizontalesTeclas de
almacenamiento
Teclas dedisparo
Entradas de canales
Entrada/salida de disparo
InterruptorEncendido/Apagado
Teclas de software(TS)
E.P.S. de Ingeniería de Gijón Prácticas de Sistemas Electrónicos Digitales
PRÁCTICA 1- 68FIL + ANALIZADOR LÓGICO - 10 Curso 3º Ingeniería de Telecomunicación
USO DEL ANALIZADOR LOGICO
PREPARAR EL ANALIZADOR PARA USARLO
DEFINIR ELPROBLEMA
DEMEDICION
PREPARAR LAS
SONDAS
DEFINIRLA
CONDICIONDE
DISPARO
ADQUIRIRLOS
DATOS
EXAMINARY
MEDIRLOS DATOS
GUARDAR LACONFIGURACION
PARA USARLAPOSTERIORMENTE
6
E.P.S. de Ingeniería de Gijón Prácticas de Sistemas Electrónicos Digitales
PRÁCTICA 1- 68FIL + ANALIZADOR LÓGICO - 11 Curso 3º Ingeniería de Telecomunicación
USO DEL ANALIZADOR LOGICO –DEFINIR EL PROBLEMA DE MEDICION
Trataremos de capturar un acceso al puerto paralelo /temporizador MC68230
Para ello debemos ver las siguientes señales:• Chip Select (_CS): Pin 41 del MC68230•Read/Write (R_W): Pin 43 del MC68230
• Data Acknowledge (_DTACK): Pin 42 del MC68230•Bus de datos – parte baja (D0 a D7): Pines 1 a 3 y 44 a 48
También podemos añadir las señal de reloj CLK del 68000 (Pin 15)
E.P.S. de Ingeniería de Gijón Prácticas de Sistemas Electrónicos Digitales
PRÁCTICA 1- 68FIL + ANALIZADOR LÓGICO - 12 Curso 3º Ingeniería de Telecomunicación
USO DEL ANALIZADOR LOGICO –PREPARAR LAS SONDAS
Para ello podemos conectarlas de la siguiente forma:
•Señal de reloj CLK del 68000: Pin 15 del 68000 a la sonda nº8•Read/Write (R_W): Pin 43 del MC68230 a la sonda nº13• Chip Select (CS_): Pin 41 del MC68230 a la sonda nº14
•Data Acknowledge (_DTACK): Pin 42 del MC68230 a la sonda nº11•Bus de datos (D0): Pin 44 del MC68230 a la sonda nº0•Bus de datos (D1): Pin 45 del MC68230 a la sonda nº1•Bus de datos (D2): Pin 46 del MC68230 a la sonda nº2•Bus de datos (D3): Pin 47 del MC68230 a la sonda nº3•Bus de datos (D4): Pin 48 del MC68230 a la sonda nº4•Bus de datos (D5): Pin 1 del MC68230 a la sonda nº5•Bus de datos (D6): Pin 2 del MC68230 a la sonda nº6•Bus de datos (D7): Pin 3 del MC68230 a la sonda nº7
Los canales no usados podremos desactivarlos y a los canales usados les podremos asignar etiquetas que los identifiquen
7
E.P.S. de Ingeniería de Gijón Prácticas de Sistemas Electrónicos Digitales
PRÁCTICA 1- 68FIL + ANALIZADOR LÓGICO - 13 Curso 3º Ingeniería de Telecomunicación
USO DEL ANALIZADOR LOGICO –DEFINIR LA CONDICION DE DISPARO
En nuestro caso utilizaremos como condición de disparo el flanco de bajada de la señal Chip Select (CS_) del MC68230
1. Pulse Edge.2. Seleccione el canal 14 como fuente de disparo usando el mando
SELECT, el mando ENTRY o la tecla de software(TS)3. Pulse una tecla de software (TS) para seleccionar el flanco
descendente como fuente de disparo
E.P.S. de Ingeniería de Gijón Prácticas de Sistemas Electrónicos Digitales
PRÁCTICA 1- 68FIL + ANALIZADOR LÓGICO - 14 Curso 3º Ingeniería de Telecomunicación
USO DEL ANALIZADOR LOGICO –ADQUIRIR LOS DATOS
Para comenzar e interrumpir una adquisición pulsar la tecla RUN/STOP
USO DEL ANALIZADOR LOGICO –EXAMINAR Y MEDIR LOS DATOS
Se pueden utilizar los cursores de la siguiente forma:1. Pulse CURSORS.
2. Pulse la tecla de software t1 ó t2 para seleccionar el cursor activo.3. Ajuste la posición del cursor activo usando el mando ENTRY.
4. Seleccione el tipo de lectura pulsando Time, Binary o Hex.
Si desea desactivar los cursores pulse CLEAR CURSORS.
8
E.P.S. de Ingeniería de Gijón Prácticas de Sistemas Electrónicos Digitales
PRÁCTICA 1- 68FIL + ANALIZADOR LÓGICO - 15 Curso 3º Ingeniería de Telecomunicación
USO DEL ANALIZADOR LOGICO –GUARDAR LA CONFIGURACION PARA
USO POSTERIOR
1. Pulse SETUP2. Pulse la tecla de software SETUP MEMORY o el mando ENTRY
hasta seleccionar un número de memoria en la que se pueda guardar la configuración (hay 16 posibles).
3. Pulse la Tecla de Software SAVE.
El analizador almacena también las etiquetas de configuración.