colaborativo 3 01
TRANSCRIPT
ELECTRONICA DIGITAL
FASE 3
GRUPO No. 243004_1
JOSE EUSEBIO LOPEZ JUNCO CC: 74338899
EFRÉN YONSY CRISTANCHO CC: 79518560
LUIS ENRIQUE PARRADO CC: 19491524
DERNEY RAMIRO ORTIZ CC:
TUTOR:
CARLOS A. FAJARDO
UNIVERSIDAD NACIONAL ABIERTA Y A DISTANCIA – UNAD
ESCUELA DE CIENCIAS BÁSICAS, TECNOLOGÍA E INGENIERÍA
JOSE ACEVEDO Y GOMEZ
Noviembre 24 del 2016
1
INTRODUCCION
El presente trabajo es con el objetivo de dar cumplimiento a la guía de actividades de la
fase 3 donde se pretende por medio de la actividad individual desarrollar una serie de
actividades como identificar los ciclos de salida en elementos como flip flop tipo JK, D,
y T ; además de realizar por medio del lenguaje VHDL contador ascendente,
descendente, registros.
2
1. En la siguiente figura se muestra un flip-flop JK. Si las entradas son las que se indican, dibujar la salida Q. Note que Q inicialmente está en cero.
2. ¿Para el flip-flop tipo T, mostrado en la siguiente figura, determinar la salida Q en función del reloj. Note que la salida Q está inicialmente en BAJO.
3. Un flip-flop D se encuentra conectado como se muestra en la siguiente figura. Determinar la salida Q en función del reloj. Note que inicialmente la salida Q está en cero. ¿Cuál es la función que realiza este dispositivo?
El flip-flop tipo D es un elemento de memoria que puede almacenar información en forma de un “1” o “0” lógicos. Este flip-flop tiene una entrada D y dos salidas Q y Q. También tiene una entrada de reloj, que en este caso, nos indica que es un FF disparado por el borde o flanco descendente (ver el triángulo y la pequeña esfera en la entrada en los diagramas inferiores.
4. Diseñe un contador ascendente módulo 12. Diagrama de bloques.
3
Un pantallazo de la descripción en VHDL.
Un pantallazo del diagrama RTL generado por el software.
4
Un pantallazo de la simulación, en la que se evidencie el correcto funcionamiento del diseño.
5. Diseñe un contador descendente módulo 13.
5
Diagrama de bloques.
Un pantallazo de la descripción en VHDL.
Un pantallazo del diagrama RTL generado por el software.
6
Un pantallazo de la simulación, en la que se evidencie el correcto funcionamiento del diseño.
6. Diseñe un contador ascendente/descendente módulo 15. Diagrama de bloques. Un pantallazo de la descripción en VHDL.
7
Un pantallazo del diagrama RTL generado por el software.
Un pantallazo de la simulación, en la que se evidencie el correcto funcionamiento del diseño.
8
7. Circuito paralelo serie:
9
10
CONCLUSIONES
Los flip flop son elementos síncronos los cuales tienen dos estados los cuales cambian con
el paso de estado 0 a 1 o viceversa del reloj, a lo cual la salida es sincronizada o
dependiente al cambio de reloj.
El lenguaje VHDL es mecanismo muy importante por el cual se puede emular los circuitos
digitales sin tener que armar o desarmar, se puede implementar todo lo que se quiera
permitiendo realizar gran variedad de diseños a menor costo y con garantía del diseño
enfocado a cualquier proyecto.
Una manera fácil de programar como lo viene indicando el profesor es tener un buen diseño
de bloques , lo cual permite realizar un código legible y estructurado.
11
BIBLIOGRAFIA
Floyd, T. L. (2006). Flip Flop disparados por flancos. En T. L. Floyd, Fundamentos de sistemas digitales (págs. 419-300). Madrid: Pearson Educacion.
MANO, M. M. (s.f.). Diseño Digital. En M. M. Mano, Algebra Booleana y compuertas Lógicas (págs. 38-52).
12