clase nº16,máquinas secuenciales [modo de compatibilidad]

Comunicaciones Digitales

Máquinas Secuenciales

Comunicaciones Digitales, clase Nº 16

1

Máquinas Secuenciales

El modelo para el circuito en lógica secuencial sincrónica es el siguiente:

1x

Circuito en lógica combinacional

entradassalidas

2x

nx

1z

2z

Mz


2

Elemento deMemoria

CLK

estado

actual

estado siguientenQ

1+nQ

1y

ry

1Y

rY

),...,;,...,(

,....,;,...,(

11

)11

rnii

rnii

yyxxHY

yyxxGz

=

=

Pasos para el diseño de Máquinas Secuenciales

El diseño de una máquina secuencial sigue un procedimiento sistemático que se detalla a continuación:

1. Obtención del diagrama de estado a partir del enunciado del problema,

2. Designación binaria de los estados,


3

2. Designación binaria de los estados,

3. Obtención de la tabla de estado,

4. Generación de la tabla de transición y salida, lo cual implica la asignación de estados,

5. Elección de los elementos de memoria (Flip-Flops),

6. Generación de la tabla de excitación,

7. Obtención de las funciones de salida,

8. Construcción del circuito.

Diseño de Máquinas Secuenciales

Ejemplo Nº2:

Diseñe una unidad que reconozca la siguiente secuencia:

Entradas: X,Y

Salida : S

Secuencia:


4

Secuencia:

X 0 1 0

Y 1 0 1

S 0 0 1

Utilice Flip-Flop Tipo “D”

Diagrama de Estados

El diagrama de estados final

tiene 4 estados, por lo tanto se

necesitan 2 flip-flops

E0

E1

10

01

001011

0011 01

S=0

S=0


5

01

E2

E3

10

001011

001011

S=0

S=1

01

Las transiciones en rojo,

representan tramas

recuperadas


2. Asignación de estados:

Estado Nº Asignación Binaria

0 00

1 01

2 10

3 11

Esta asignación puede ser arbitraria, pero es conveniente la equivalencia

binaria del número del estado


6

3. Tabla de Transición del Flip Flop:

En Este caso usamos Flip-Flop tipo “D”

3 11

0 0 0

0 1 1

1 0 0

1 1 1

nQ1+nQ nD

En adelante el estado serepresentará en binario porlas señales A, B, (salidas delos FF)


En este caso tenemos dos variables de entrada: X e Y

variables de salida: S

Circuito en lógica combinacional

Entrada, X ,Y

X

Y

S


7

2 Flip-Flop tipo D

CLK

estado

actualestado siguiente

A

B

AD

BD


4. Tabla de transición de estados:

Estado actual Estado Próximo

AB XY

E0

E1

01

001011

0011 0

1S=0

S=0


8

0000110010

0000010011

1000010001

0000010000

00 01 11 10

01

E2

E3

10

001011

001011

1S=0

S=0

S=1

01


5. Mapa de transición de entradas de FF:

Estado actual Estado Próximo

AB XY00 01 11 10 YBXAYXBADA +=


9

00 00 01 00 00

01 00 01 00 10

11 00 01 00 00

10 00 11 00 00

YXDB =

6. Mapa de Salida y Ecuaciones de Salida

000

AB sS=AB


10

010

111

001

Circuito Final

D2

Q5

CLK3

Q6

S4

R1

U1:A

7474

U1:B

1 2

U2:A

7404

3 4

U2:B

7404

12

45

6

U4:A

9

10

12

13

8

U4:B

7422 1

2

3

U5:A

7400

4

5

6

U3:B

7408

S

DA

B X YA


11

D12

Q9

CLK11

Q8

S10

R13

U1:B

7474

1

2

3

U3:A

7408

5

7422

DB


Ejemplo Nº 3:Diseñe una unidad que reconozca la siguiente secuencia:

Entradas: X,YSalida : S

Secuencia:


12

Secuencia: X 1 1 0 1 0 1 0Y 1 0 1 1 1 1 0S 0 0 0 0 0 0 1

Utilice Flip-Flop Tipo “D”

En adelante usaremos la siguiente notación. donde:EN es el número del estado y S es el valor de la salida

ENS

Diagrama de Estados

El diagrama de estados final

tiene 8 estados, por lo tanto

se necesitan 3 flip-flops

Las transiciones en rojo,

representan tramas

E00

E10

E20

E30

11

10

01

00.01.10

11

11

00.01

00.10

00.01.10

00

11

10


13

representan tramas

recuperadas

11

E40

E50

E60

E71

11

01

11

00

00.01.10

00

00.01.10

01

11

11

10

10

Cuando se unan dos o más

opciones de entrada en una

línea de transición se separan

con puntos


2. Asignación de estados:

Estado Nº Asignación Binaria

0 000

1 001

2 010

3 011

4 100

Esta asignación puede ser arbitraria, pero es conveniente la equivalencia

binaria del número del estado


14

3. Tabla de Transición del Flip Flop:

En Este caso usamos Flip-Flop tipo “D”

4 100

5 101

6 110

7 111

0 0 0

0 1 1

1 0 0

1 1 1

nQ1+nQ nD

En adelante el estado serepresentará en binario por lasseñales A, B, C (salidas de los FF)


4. Tabla de transición de estados:

Estado Estado Próximo

actual XY

000001000000000

10110100ABC

E0

E1

E2

E3

11

10

01

00.01.10

1100.01

00.10

00.01.10

11


15

010001101000100

000110000000101

000001000000111

010001000111110

000001011000010

000100000000011

010001000000001

000001000000000

11

E4

E5

E6

E7

11

01

11

00

00.01.10

00

00.01.10

01

11

11

10

10



BCAXYCBXYACBYAXCABYXDA +++=

000001000000000

10110100ABC


16

AD es la entrada D del FF A

010001101000100

000110000000101

000001000000111

010001000111110

000001011000010

000100000000011

010001000000001

000001000000000



CBAYXCBXYACBAYXCAYXCABYDB ++++=

000001000000000

10110100ABC


17

BD es la entrada D del FF B

010001101000100

000110000000101

000001000000111

010001000111110

000001011000010

000100000000011

010001000000001

000001000000000



CABYXCBYACBAYXYABBAXYDC ++++=

000001000000000

10110100ABC


18

CD es la entrada D del FF C

010001101000100

000110000000101

000001000000111

010001000111110

000001011000010

000100000000011

010001000000001

000001000000000


6. Mapa de Salida y Ecuaciones de Salida

ABC S

000 0

001 0S= ABC


19

011 0

010 0

110 0

111 1

101 0

100 0

D12

Q9

CLK11

S10 U1:B

D12

Q9

CLK11

Q8

S10

R13

U2:B

7474

1

213

12

U3:A

7411

S

X

Y 1 2

U4:A

7404

3 4

U4:B

7404

4

56

U5:B

7408

9

10

8

U5:C

7408

1

23

U5:A

74089

10

1213

8

U6:B

7420

1

2

45

6

U6:A

7420

12

U7:A

1

2

45

6

U8:A

7420

DA


20

CLK11

Q8

R13 7474

D2

Q5

CLK3

Q6

S4

R1

U2:A

7474

2

45

6

7420

910

12

13

8

U7:B

7420

9

10

1213

8

U8:B

7420

clase nº16,máquinas secuenciales [modo de compatibilidad]

Documents