CIRCUITO GENERADOR DE SEALES LINEALES A PARTIR DE TABLAS NUMRICAS NO LINEALES.Juan Gilberto Mateos Surez, Heriberto Vargas Radillo, Quezada Prez Cesar Daniel, Snchez Estrella Christian, Emilio Francisco Gonzlez Rodrguez. Universidad de Guadalajara, Centro Universitario de Ciencias Exactas e Ingenieras Divisin de Electrnica y Computacin, Departamento de Electrnica Boulevard. Marcelino Garca Barragn No. 1421 y Calzada Olmpica Telfono / FAX; (++52) (33) 3619-8471 Guadalajara Jalisco. Mxico C. P. 44420 EMAIL: jmateos@proton.ucting.udg.mx. hvargas@proton.ucting.udg.mx, dannykezada@hotmail.com, cristian@proton.ucting.udg.mx, eglez@uclv.edu.cu

RESUMENEn los sistemas de instrumentacin y control automtico se hacen presentes variables que involucran fenmenos fsicos, los cuales se producen en condiciones no uniformes, el presente trabajo, hace uso de dispositivos programables para generar una seal elctrica lineal, a partir de tablas numricas con secuencias no lineales. Se usan transductores para cambiar la variable fsica no lineal en seales elctricas, que se dirigen a la entrada de un convertidor analgico digital (ADC), la seal digitalizada no lineal se conecta a dispositivos lgicos programables (GALS), estos almacenan formulas digitales en su estructura interna, que hacen el trabajo de convertir las variables fsicas no lineales de tipo parablicas, exponenciales, logartmicas, en una salida uniformemente lineal. Los datos digitales de entrada y salida utilizan ocho (8) bits. Se hace uso del algebra de Boole para simplificar las ecuaciones lgicas que se obtienen a partir de tablas, las ecuaciones se simplifican, se compilan y se pasan a formato JEDEC, con ese archivo se programa el GAL, en la salida se conecta un convertidor digital analgico (DAC), las dos seales, de entrada y de salida, manejan seales analgicas en forma de voltajes y corrientes, en rangos previamente establecidos, la salida del sistema linealizador se conecta a la entrada de un instrumento indicador, de ste modo se realiza una medicin con variaciones parablicas, que se convierten a una indicacin de salida en forma lineal. Las mediciones que se hacen, logran una resolucin del 1% de error en /- 10 mVolts, esto es, 1/2 de LSB en +/- 5 mVolts, la calibracin del circuito digital es simple y segura, el circuito posee una precisin suficiente para aplicaciones de tipo industrial. Al usar electrnica analgica la influencia de las variaciones de temperatura es considerable, generndose inestabilidad y errores en las mediciones, con el circuito Generador de seales lineales a partir de tablas numricas no lineales, se evitan los efectos que producen las variaciones de temperatura, las mediciones son ms estables y los resultados se mejoran considerablemente, el circuito final es pequeo y econmico.

1.0 ANTECEDENTES.A mediados de los 60s surge el primer Dispositivo Lgico Programable (PLD), se disea con una matriz de diodos y fusibles configurables, los PLDS son circuitos integrados que se ofrecen a los diseadores en un solo chip, disponen de un arreglo de compuertas lgicas y flip-flops, se programan por el usuario para implementar funciones lgicas; ste tipo de diseo es una manera sencilla de reemplazar varios circuitos integrados estndares por funciones lgicas fijas, el PAL, Lgica en un Arreglo Programable, Programmable Array Logic, nace en 1978 y pertenece a la cuarta generacin de los PLDS como un proyecto de MMI encabezado por John Birkner. La 1er Generacin corresponde a PALs de AMD (Advanced Micro Devices), y se programan una sola vez, emplean tecnologa PROM de fusible Titanio-Tungsteno. La 2nda Generacin corresponde a PAL`S con arquitectura V (Variable); programables una sola vez. Esta designacin la apoya Texas Instruments. La 3era Generacin permite la ventaja de la arquitectura V, con tecnologa112 - JMS

EPROM y borrado con rayos ultravioleta. La 4ta Generacin, del GAL con arquitectura V; tecnologa E2PROM. Creada en forma simultnea por AMD y LATTICE. [1] El PAL se basa en un diseo de H.T. Chua. MMI ofrece soporte para el manejo de dispositivos en el PAL Handbook escrito por John Birkner se acompaa de un programa en Fortran para programar dispositivos, en 1980 se presenta el primer formato JEDEC para PLDS. La arquitectura del PLD esta compuesta por un plano AND programable y un plano OR fijo. Este dispositivo es intermedio entre una PROM y un PLA; por cada entrada que se agrega no es necesario duplicar la cantidad de fusibles, al tener un plano fijo se obtiene un menor retardo de tiempo en la circuitera interna. Se incluye adems la capacidad de programar la polaridad de salida. El PLD incluye una serie de componentes a la salida con un plano OR, con inversores y flip-flops, que hacen al dispositivo PLD verstil, existen dos tipos de PALS, uno de los cuales se programa solamente una vez, por ejemplo: El PAL16R8 que es un dispositivo de 16 entradas y 8 salidas; todos con flip-flops. El otro PAL se conoce como GAL de Generic Array Logic, Lgica en Arreglo Genrico, combina las caractersticas de un PAL, y agrega tecnologa para ser borrado y programado elctricamente.

1.1 DIFERENTES FAMILIAS DE PLD.Los circuitos lgicos programables ms antiguos, conocidos se llaman PAL. PAL significa Programmable Array Logic, es decir, red lgica programable. La denominacin FPGA es ms lgica, significa Field Programmable Gate Array, red de puertas de campo programable. Estos circuitos son siempre programables por fusibles, como las PROM. Se diferencian dos subfamilias: Las PAL combinatorias PAL simples, que son las FPGA que acabamos de mencionar, y solamente contienen compuertas, de ah el nombre de combinatoria. Las PAL de registros FPLS, que significa field programmable logic sequence, secuenciador lgico de campo programable. Estas PAL contienen registros y, por lo tanto, hacen intervenir en su funcionamiento la nocin de tiempo. Como las PROM de fusibles, las PAL se programan una sola vez, ste es un inconveniente en el periodo de pruebas. Despus de la comercializacin de la primera PAL de fusibles, aparecen en el mercado las PAL borrables que utilizan dos tecnologas diferentes: Las EPLD, que significa ereasable programmable logic device, es decir, circuitos lgicos programables y borrables, los EPLD son programables elctricamente y se borran exponiendo la pastilla a la luz ultravioleta. Los arreglos lgicos programables, GALS, son programables y borrables elctricamente. La denominacin GAL de la sociedad Lattice Semiconductor fue la primera en comercializar el producto, posteriormente AMD, Texas Instrument, y Cypress, comercializaron circuitos anlogos a las GAL, los PAL CMOS, por lo tanto a nivel de clasificacin general las GAL y las PAL CMOS son circuitos integrados de la misma familia, existen algunas diferencias en cuanto a su organizacin interna. [1] El consumo de un GAL, sin ser despreciable, es ms reducido en condiciones de trabajo idnticas a los de sus equivalentes bipolares. Como todos los circuitos CMOS, ste consumo depende de la frecuencia, as, a 25 MHz, el consumo tpico de un 16V8 de una 20V8 se encuentra en torno a los 75 mA a 5 voltios. Las GALs se programan con cualquier programador homologado, es el caso de instrumentos de marcas comerciales, stas se borran sobre los propios instrumentos, este procedimiento es totalmente elctrico y no requiere ms de 50 ms. La duracin de la retencin de la informacin se garantiza por un periodo superior a los 20 aos, las ventajas que se logran son: 1. 2. 3. 4. 5. 6. 7. Los GALS representan menor costo para los fabricantes. Reemplazan funciones de otros dispositivos lgicos. Reducen espacio en las tarjetas de circuito impreso. Simplifican el alambrado entre microcircuitos. Disminuye el requerimiento de potencia. Realiza aplicaciones especiales no encontradas en circuitos integrados con funciones fijas. Refleja menor costo para el usuario, al utilizar una menor cantidad de circuitos integrados; por consiguiente, los procesos de ensamblado son ms rpidos, menor probabilidad de fallar, as como menores procedimientos en la deteccin de errores.

112 - JMS

1.2 FUNCIONAMIENTO DE UNA MATRIZ GENRICA PROGRAMABLE; GAL, (GENERIC ARRAY LOGIC). Bsicamente, un GAL se forma con una matriz de compuertas AND reprogramable conectada a una matriz de compuertas OR fija, esta estructura permite implementar cualquier funcin lgica en forma de sumas de productos con un nmero de variables definido. La matriz reprogramable es una red de conductores ordenados en filas y columnas, con una celda CMOS elctricamente borrable E2CMOS, en cada punto de interseccin, en lugar de un fusible como en el caso del PAL. Cada fila se conecta a la entrada de una compuerta AND, y cada columna a una variable de entrada a su complemento. Mediante programacin se activa desactiva cada celda E2CMOS, se utiliza cualquier combinacin de variables de entrada, sus complementos, a una compuerta AND para generar la operacin producto deseada. Una celda activa conecta su correspondiente fila y columna, y una celda desactiva desconecta la fila y la columna. Las celdas se borran y se reprogramar elctricamente. [2] 2.0 DIAGRAMA DE BLOQUES DEL GAL16V8. La GAL 16V8 tiene ocho entradas dedicadas y ocho entradas/salidas, el diagrama de bloques de la Figura 1, se indica la numeracin de los pines del microcircuito. Este dispositivo est disponible en encapsulado DIP de 20 pines en PLCC de 20 pines.

Figura 1. El microcircuito GAL16V8. [3]

112 - JMS

2.1 DESCRIPCIN DEL DIAGRAMA LGICO DEL GAL16V8.Este dispositivo tiene 8 pines de entrada dedicados (pines 2-9), dos de entrada de funciones especiales (pines 1 y 11) y ocho pines (12-19) que se emplean como entradas salidas. Los componentes principales de los dispositivos GAL realizan el arreglo de trminos de entrada; las compuertas AND, y las macroceldas lgicas de salida (OLMC, output logic macrocells) generan los productos de los trminos de entrada, Note que las ocho entradas (pines 2-9) se conectan directamente a una columna del arreglo de trminos de entrada. Estos terminales se especifican como entradas al programar el GAL16V8. Un nivel lgico y su complemento se alimentan de cada OLMC a una columna del arreglo de entrada. La fuente de los niveles lgicos se determina mediante la configuracin de cada OLMC. La flexibilidad del GAL16V8, radica en su macrocelda lgica de salida programable, se aplican ocho productos distintos (salidas de compuertas AND) como entradas para cada una de las ocho macroceldas de lgica de salida. Dentro de cada OLMC los productos operan con OR conjuntos para generar la suma de productos. Dentro de la OLMC, la salida enruta a la terminal de salida para implementar un circuito combinacional, se sincroniza con un flip-flop tipo D, para implementar un circuito de salida secuencial. La arquitectura interna del GAL16V8 contiene un plano and programable compuesto por 64 compuertas and y un plano or fijo compuesto por 8 compuertas or, en forma similar a la arquitectura bipolar de un PAL. [4] El arreglo lgico se organiza con 16 lneas de entrada complementarias hacia el plano programable y se cruza con 64 lneas trmino-producto; en cada cruce interseccin de lneas, existe una celda EEPROM programable, contiene 16 entradas con 16 complementos, son 32 entradas en forma total y 64 lneas de trmino-producto, se genera en total 2048 celdas programables, 32X64= 2048 cruces de lneas de entrada Vs trmino-producto. Cada celda programable establece una conexin entre una lnea de entrada y un trminoproducto. Los 64 trmino-producto se organiza con 8 grupos de salida y 8 trmino-producto cada uno. Siete u ocho de los trmino-producto de cada grupo, se conectan a una compuerta OR, para producir una funcin lgica de salida; uno de los trmino-producto, se utiliza para el control del tercer estado. La funcin de transferencia fundamental de cada salida del GAL es la familiar suma de productos Booleanos los productos de sumas, segn sea el caso. Hasta este punto, la similitud entre un PAL y un GAL es tal, que se trata de la misma arquitectura; los planos and del PAL16L8 y del PAL16R4 son idnticos, incluso poseen el mismo nmero de terminales externas que el GAL16V8; la nica diferencia estriba en la capacidad de su reprogramabilidad; con el GAL16V8 se logra emular el comportamiento del PAL16L8 y del PAL16R4, entre otras actividades. La versatilidad del dispositivo GAL, as como su magia se encuentra en la macrocelda lgica de salida u OLMC (por sus siglas en ingls Output Logic MacroCell) .Como se aprecia en la figura 2, todas las funciones de salida and se dirigen hacia una macrocelda en cada grupo de salida, de igual forma se introducen lneas que vienen de la terminal externa #1 y #11 as como las lneas de retroalimentacin de las terminales externas; as como salidas como son el inversor de salida con capacidad para tercer-estado, de la misma forma sale la lnea que activa la capacidad y una Terminal de salida se dirige de la macrocelda hacia el plano and. Cada una de las funciones lgicas AND/OR se alimentan hacia dentro de una OLMC. Por esta razn se comienza por la descripcin de la arquitectura de la macrocelda y posteriormente a la descripcin de su funcionamiento y en seguida el GAL en forma completa. [5]

112 - JMS

2.2 DIAGRAMA LGICO DE LA OLMC.

Figura 2. Macroceldas lgicas de salida (OLMC, output logic macrocells).

2.3 DESCRIPCIN DE LA OLMC.En el diagrama de la OLMC, se observa que siete de los productos se conectan a las entradas de la compuerta OR. El octavo trmino de producto se conecta a un multiplexor del trmino, productos de dos entradas (MUX A), el cual excita la octava entrada hacia la compuerta OR. El octavo trmino del producto se conecta a un multiplexor 4 a 1, (MUX B), la salida del MUX B, habilita el inversor de tres estados, que excita la terminal de salida. El multiplexor de salida MUX 2 a 1, (MUX C), selecciona entre la salida combinacional (compuerta XOR) y la salida registrada (el flip-flop D). Un cuarto MUX selecciona la seal lgica que se alimenta de regreso al arreglo de entrada. Este se llama multiplexor de retroalimentacin (MUX D). Cada uno de estos multiplexores se controla mediante bits programables en el arreglo EEPROM. [5] Esta es la forma en que el programador modifica la configuracin de la OLMC. Otro bit programable es la entrada hacia la compuerta XOR. Este proporciona el rasgo de polaridad de salida programable. La compuerta XOR se emplea para complementar una seal lgica de manera selectiva. En la prctica todos los modos de configuracin de la OLMC se realizan mediante software. Existen tres modos de configuracin para el GAL16V8: (1) modo simple el cual se usa para implementar lgica combinacional suma de productos simple sin salidas triestado; (2) modo complejo el cual se implementa lgica combinacional suma de productos con salidas triestado que se habilitan mediante una expresin de productos AND, y (3) modo registro, el cual permite que las OLMC individuales operen en configuracin combinacional con salidas triestado (similar al modo complejo) en modo sncrono con los flip-flops D sincronizados a una seal de reloj comn.

112 - JMS

3.0 IMPLEMENTACION CIRCUITO GENERADOR DE SEALES LINEALES.El objetivo es hacer un dispositivo que extraiga la raz cuadrada de una seal, para de esta forma linealizarla, la manera tradicional de extraer la raz cuadrada es mediante un sistema con circuitos logartmicos, sumadores restadores y circuitos antilogartmicos tal como el diagrama electrnico siguiente:

Figura 3. Sistema con circuitos logartmicos. [8]

Existen detalles que dificultan la implementacin, como es utilizar diodos en su regin dinmica, los cambios de temperatura los afectan significativamente, se hace necesario un aislamiento trmico, as como el uso de resistencias de precisin y el cuidado en el ajuste del offset en los operacionales. Por esta razn se buscan formas alternativas de realizar la funcin. Una de las formas alternativas es utilizar microprocesadores, se hace una tabla con datos de entrada/salida y se utiliza direccionamiento indexado para vincularlas. Otra opcin, es utilizar PLDs con el GAL16V8. En esta opcin se utiliza un ADC para transformar la de entrada a un cdigo binario de 8 bits, despus se encuentran 8 funciones que vinculen la tabla binaria de entradas con cada una de las 8 salidas binarias, la salida del cdigo binario, mediante un DAC se transforma a un voltaje analgico, que es una salida lineal que representa la raz cuadrada de la seal de entrada.

4.0 OPERACIN DEL ALGORITMO.El sistema funciona de tal forma, que si en la entrada del circuito se proporciona una seal de 0.0 % que corresponde a 4 mA (nivel del zero, 19h), se hace la operacin de raz cuadrada a 4 mA y a la salida del circuito se obtienen tambin 4 mA, eso significa que el circuito no realiza una operacin aritmtica, sino cumple con un algoritmo de funcionamiento especial, al conectar en la entrada el rango mximo de seal, el 100 % que corresponde a 20 mA (nivel del span, 7Dh), en la salida se obtienen 20 mA, esto es as porque son los extremos de la seal y estos coinciden con la realidad fsica que se mide.

112 - JMS

B7 B6 B5 B4 B3 B2 B1 B0

B7 B6 B5 B4 B3 B2 B1 B0

Figura 4. Diagrama a bloques del algoritmo del generador de funciones lineales.

La implementacin del algoritmo, consiste en hacer una conversin de unidades, de tal forma que la seal de entrada que es corriente, se convierte a voltaje de entrada, la corriente Iin = 4 mA se transforma en Vin = 0.25 Volts, el valor 25 decimal se convierte a hexadecimal (19h), enseguida se resta el nivel cero, Vin - 0.25 Volts, 19h 19h = 0h, el voltaje incide dentro de un rango til de 0.0 a 1.0 volts, esto se hace as porque la raz cuadrada de 0 y 1 son idnticas as mismas, posteriormente a los valores de seal mayor que cero y menor que uno, se opera con la raz cuadrada aritmtica, y al resultado final se le suma nuevamente el nivel de cero, este procedimiento se hace para regresar la seal a los valores estandarizados, por ultimo la tensin se convierte nuevamente a unidades de corriente para reproducir la seal que se enva a distancia, esto es, desde 4 mA (19h) hasta 20 mA (7Dh). ENTRADAS DIGITAL A B C D E 0 0 0 1 1 0 0 0 1 1 0 0 0 1 1 0 0 1 0 0 0 0 1 0 1 0 0 1 1 0 0 0 1 1 1 0 1 0 0 1 0 1 0 1 1 0 1 1 0 1 0 1 1 1 1 SALIDAS DIGITAL R S T U 0 0 0 1 0 0 1 0 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 0 0 1 0 1 0 1 0 1 0 1 1 0 0 1 1 1 0 1 1 1

VOLTS. 0.25 0.26 0.29 0.34 0.41 0.5 0.61 0.74 0.89 1.06 1.25

% F 0 0 1 0 0 0 1 0 0 0 1 G 0 1 0 1 0 1 0 1 0 1 0 H 1 0 1 0 1 0 1 0 1 0 1 0 1 4 9 16 25 36 49 64 81 100

VOLTS 0.25 0.35 0.45 0.55 0.65 0.75 0.85 0.95 1.05 1.15 1.25

V 1 0 1 0 0 1 0 1 1 0 1

W 0 0 1 1 0 0 1 1 0 0 1

X 0 1 0 1 0 1 0 1 0 1 0

Y 1 1 1 1 1 1 1 1 1 1 1

Tabla 1. Tabla de entrada no lineal (parablica) Vs Tabla de salida lineal (lnea recta).

5.0 PROCEDIMIENTO ECUACIONES.

A

SEGUIR

PARA

TRANSFORMAR

LA

TABLA

EN

PROCEDIMIENTO DE DISEO PASO 1).- EL PRIMER PASO ES IDENTIFICAR LA FUNCIN QUE REALIZA EL EXTRACTOR. Se toma la seal de entrada de 0.25 Volts hasta 1.25 Volts y se restan 0.25 Voltspara obtener una seal de 0 a 1V, a esta seal modificada se le aplica una raz cuadrada y al final se le regresan los 0.25V que le restamos al principio. Por lo tanto la funcin es la siguiente:

Vout =Donde:

(Vin 0.25) + 0.25Vin = Voltaje de entrada, y Vout= Voltaje de salida

(Ecuacin 4.1)

112 - JMS

PASO 2).- SE PRODUCE UNA TABLA DE SEALES DE ENTRADA. Esta tabla, contieneel valor de voltaje de entrada con datos correspondientes al cdigo binario de 8 dgitos que los relaciona. As, por ejemplo, se escoge un cdigo para que cambie un bit por cada 10 mV, de tal manera que se cumpla: 0.25V sea 0001 1001, 0.26V sea 0001 1010, 0.27V sea 0001 1011 etc... La tabla completa de la seal de entrada desde 0.25V hasta 1.25V con cambios de 10 mV se presenta en la tabla 1.

PASO 3).- SE CREA UNA TABLA PARA LAS SEALES DE SALIDA. Se aplica laecuacin del paso 1, a cada uno de los valores de la tabla del paso 2, se obtienen as los valores analgicos de la tabla de salida; estos valores se redondean a 2 cifras significativas y se convierten al cdigo binario de la misma manera que se hizo en el paso anterior. Ejemplo: 0.25V 0.26V 0.27V ENTRADA 0001 1001 0001 1010 0001 1011 SALIDA 0.25V 0.35V 0.39V 0001 1001 0010 0011 0010 0111

La tabla completa se muestra en la tabla 1.

PASO 4).- SE OBTIENEN LAS ECUACIONES. Mediante la herramienta del Logic Converterdel Multisim, se obtienen las ecuaciones de salida a partir de las tabla 1, se utiliza una variable de salida por cada ocho variables de salida.

Logic Converter

Figura 5. Ventana de trabajo del Multisim

112 - JMS

Figura 6. Ventana de la herramienta Logic Converter del Multisim.

PASO 5).- SE MODIFICAN LAS ECUACIONES QUE GENERA EL MULTISIM. En estepunto se toma en cuenta la estructura interna del GAL16V8, por su diseo interno solo se obtienen ocho (8) operaciones OR por cada salida, es decir, ocho (8) sumas por salida, el resultado del Multisim que genera 24 sumas. Para resolver ste inconveniente existen varias soluciones, una de ellas es retroalimentar las salidas hacia las entradas del GAL, lo que implica tener ms entradas de las que fsicamente otorga un solo microcircuito integrado GAL16V8. Otra forma de resolver ste problema, es partir las ecuaciones con ms de 8 sumas dentro de ellas en 2 partes, as, en uno de los pines de salida del integrado se obtiene la operacin con las primeras 8 sumas y en otro de los pines las siguientes 8 sumas siguientes y as sucesivamente. Posteriormente estas partes se integran mediante una compuerta OR para obtener la salida completa. El GAL16V8 solamente realiza 8 sumas por cada salida debido a su configuracin interna. Se decide realizar las operaciones de cada salida por partes y posteriormente se suman mediante una compuerta OR. El diseo crece, ahora se necesitan 2 GALs y una OR, para hacer las operaciones.

Figura 7. Se utilizan dos GALS16V8, un ADC y un DAC.

112 - JMS

Ejemplo del paso 5: V = B'C'G' + B'C'FH' + B'D'FGH + B'DE'F' + B'E'FG' + B'E'FH' + C'D'E'H + C'D'E'F + C'EF'G' + C'D'F'GH' + C'E'FGH + BCD'E'F' + CE'F'GH + BCDF + BDE Va = B'C'G' + B'C'FH' + B'D'FGH + B'DE'F' + B'E'FG' + B'E'FH' + C'D'E'H + C'D'E'F Vb = C'EF'G' + C'D'F'GH' + C'E'FGH + BCD'E'F' + CE'F'GH + BCDF + BDE V = Va + Vb (Ecuacin 4.2)

PASO 6).- PROGRAMACIN DE LA ECUACIONES EN EL OPAL.Uso de la computadora: El Software que se utiliza para la programacin del GAL16V8 es un compilador de National Semiconductor Corporation el OPAL. Este programa contiene un ambiente de ventanas, es amigable su manejo, proporciona a la vez una organizacin de las operaciones que se trabajan con este paquete. Se generan los archivos: file.eqn, file.jed, file.ckt, file.log y file.lst. Las ecuaciones que generan la salida lineal a partir de comportamientos parablicos se obtienen con el multisim se muestran continuacin. El GAL16V8, graba su programacin en forma secuencial con el programa OPAL. El programa OPAL ofrece soporte para PLDs como son los dispositivos MAPLs, GALs y ECL PALs. Este paquete interpreta ecuaciones del algebra de Boole, mquinas de estado y tablas de verdad, los archivos que genera los ensambla y los convierte a formato JEDEC. El OPAL posee un editor de texto con funciones que hacen verstil el vaciado de datos, contiene un protocolo de programacin accesible al programador de PLDS. Las caractersticas especiales del opal son; minimizacin de ecuaciones de algebra Booleana, asignacin automtica de terminales, simulacin mediante diagramas de tiempo, listado con informacin referente al porcentaje de aprovechamiento del dispositivo as como tambin la modalidad en que se estn utilizando cada una de las terminales, conversin de formatos PAL a GAL. [6] S = DE' + CE + B (Ecuacin 4.3) T = B'C'G + B'D'E' + C'EGH + C'EF + BC + BD (Ecuacin 4.4) U = Ua + Ub (Ecuacin 4.5) Ua = B'C'F'G' + B'D'E' + B'DFGH + C'D'E' + C'D'F'G' + C'D'F'H' + D'E'F + BCE (Ecuacin 4.6) Ub = BCD + CDE (Ecuacin 4.7) V = Va + Vb (Ecuacin 4.8) Va = B'C'G' + B'C'FH' + B'D'FGH + B'DE'F' + B'E'FG' + B'E'FH' + C'D'E'H + C'D'E'F Vb = C'EF'G' + C'D'F'GH' + C'E'FGH + BCD'E'F' + CE'F'GH + BCDF + BDE (Ecuacin 4.10) W = Wa + Wb + Wc (Ecuacin 4.11) Wa = B'C'F'GH + B'D'E'G'H + B'D'E'GH' + B'D'E'FH + CEFG' + B'DE'F'GH + B'DE'FG' + B'FGH' Wb = B'FG'H + C'D'F'G'H' + C'D'E'FG + C'D'EF'G' + C'D'EF'H' + C'DE'F'H + C'DE'FG' + C'DE'GH' Wc = BDEFG + BCD'E'F' + BCEF + BCE'F'G' + BCE'F'H' + BCDEGH + CDEF (Ecuacin 4.14) X = Xa + Xb + Xc (Ecuacin 4.15) Xa = B'C'H' + B'D'E'G'H' + B'D'E'FGH + B'D'EFG'H + B'DE'G'H + B'DGH' + B'EF'G + B'EGH' Xb = B'CDEG + C'D'E'F'GH + C'D'EGH' + C'E'G'H' + C'E'FG' + C'DE'FH' + C'DEF'G + BC'DFG' Xc = BD'EF'G' + BCD'F'H + BD'EFGH + BCDFGH + BCDF'G' + CF'GH' (Ecuacin 4.18) Y = Ya + Yb + Yc (Ecuacin 4.19) Ya = B'C'G + B'D'E'F' + B'D'F'H + B'D'EFH' + B'DE'H' + B'EF'H + C'D'E'FG' + C'D'E'FH Yb = C'D'F'GH' + C'E'F'G'H' + C'DE'F'GH + BC'DEFG' + DEFH + D'E'F'G'H' + CD'E'FG + CD'F'GH Yc = BEFG'H + CDE'GH' + BCDG'H + DE'FGH' + BCEGH' + DEG'H (Ecuacin 4.22) OPAL es uno de los programas que se utilizan para programar un GAL, a grandes rasgos lo que se hace es escribir el archivo.eqn, como se muestra en la imagen, convertirlo a .JED. CHIP MICTLAN GAL16V8 CLK A B C D E F G H GND /OE Wc Wb Wa Ub Ua T S 19 VCC EQUATIONS S = D*/E + C*E + B T = /B*/C*G + /B*/D*/E + /C*E*G*H + /C*E*F + B*C + B*D Ua = /B*/C*/F*/G + /B*/D*/E + /B*D*F*G*H + /C*/D*/E + /C*/D*/F*/G + /C*/D*/F*/H + /D*/E*F + B*C*E Ub = B*C*D + C*D*E Wa = /B*/C*/F*G*H + /B*/D*/E*/G*H + /B*/D*/E*G*/H + /B*/D*/E*F*H + C*E*F*/G + 112 - JMS

PASO 7).- CONVERTIDORES ANALGICOS DIGITALES Y DIGITALES ANALGICOS, DAC Y ADC. Una vez que se tienen los 2 Gals programados y funcionando se agrega una ADC ala entrada del circuito y un DAC al final del mismo para completarlo, tal como se muestra en la figura 7, de esta forma se obtiene un voltaje de entrada analgico, y uno de salida tambin analgico que van del rango de los 0.25 Volts a 1.25 Volts.

5.- RESULTADOS.En el presente trabajo, se describen los diferentes dispositivos lgicos programables, sus antecedentes y caractersticas principales, se hace nfasis en el funcionamiento de una matriz genrica programable; GAL, (GENERIC ARRAY LOGIC), se realiza una descripcin del diagrama lgico del GAL16V8, se hace uso de dispositivos programables para generar una seal elctrica lineal, a partir de tablas numricas con secuencias no lineales, que hacen el trabajo de convertir las variables fsicas no lineales en una salida uniformemente lineal. Por medio del algebra de Boole y con ayuda del multisim, se simplifican y minimizan las ecuaciones lgicas que se obtienen a partir de tablas, posteriormente se compilan y se pasan a formato FEDEC, con el compilador de National Semiconductor Corporation OPAL, se generan los archivos: file.eqn, file.jed, file.ckt, file.log y file.lst, se muestra paso a paso un procedimiento para transformar las tablas en ecuaciones, a travs del multisim, se modifican las ecuaciones que genera el Multisim y se toma en cuenta la estructura interna del GAL16V8, se obtiene minimizacin de costos, al ahorrar en la adquisicin de componentes y en la reduccin de las dimensiones fsicas del ensamble final. Las mediciones que se hacen, logran una resolucin del 1% de error en /- 10 mVolts, esto es, 1/2 de LSB en +/5 mVolts, la calibracin del circuito digital es simple y segura, el circuito posee una precisin suficiente para aplicaciones de tipo industrial. El circuito Generador de seales lineales a partir de tablas numricas no lineales, utiliza un ADC para transformar la de entrada a un cdigo binario de 8 bits, despus con ocho funciones que vinculan la tabla binaria de entradas con cada una de las salidas, la salida en cdigo binario, mediante un DAC se transforma a un voltaje analgico, que es una salida lineal que representa la raz cuadrada de la seal de entrada, con el circuito se evitan los efectos que producen las variaciones de temperatura, las mediciones son ms estables y los resultados se mejoran considerablemente, el circuito final es pequeo y econmico. Con el OPAL se producen simulaciones grficas de las seales de control que describen el comportamiento dinmico del sistema.

6.0 REFERENCIAS1. Circuitos Lgicos Programables, Christian Tavernier, Paraninfo, 1994. 2. Programmable Logic Comercial/Military, Handbook and Data Book 1986-1987, Advanced Micro Devices. 3. Programmable Logic Devices Databook and Design Guide, National Semiconductor, 1990. 4. The Prologic Compiler, Texas Instrument 1991. 5. Programmable Logic Design Guide, National Semiconductor, May 1986. 6. OPAL Junior Users Guide/Manual, National Semiconductor 1991. 7. Teora de Conmutacin y Diseo Lgico, Hill Peterson, Mc.Graw Hill, 1979. 8. Estructura y programacin de arreglos lgicos genricos (GALS) con aplicacin al control de un brazo mecnico, J. G. Mateos, J.M. Villegas, A. Hernndez, E. Snchez, SOMIXIII, Septiembre 1998.

112 - JMS