tema 6: transistores fet. - cartagena99.com fet.pdf · tema 6: transistores fet. contenidos 6.1...
Post on 04-Oct-2018
226 Views
Preview:
TRANSCRIPT
1
Tema 6: Transistores FET.
Contenidos
6.1 Introducción
6.2 Clasificación
6.3 MOSFET
6.4 FET de Puerta de Unión
6.5 Efectos de Segundo Orden
2
6.1 Introducción
Es una familia formada por diferentes tipos de transistores
Ventajas frente a los transistores bipolares:
- Ruido
+ Impedancia de Entrada, Zi.
- Área
+ Facilidad de fabricación e integración
Field Effect Transistor, FET → Transistores de Efecto Campo
Su principal característica:
La modulación de la intensidad del dispositivo en función del campo eléctrico, ε aplicado
(En los transistores bipolares el control de la intensidad IC es a través de IB )
Desventajas frente a los transistores bipolares:
- B·A ↓
3
6.2 Clasificación
FET
De puerta Aislada,
MOSFET
Enriqueci-miento
Canal n, NMOS
Canal p, PMOS
Deplexión
Canal n, NMOS
Canal p, PMOS
De puerta de Unión
JFET
MESFET
N MESFET
JFET
NFET PFET
G
D
S
G
D
S
G
D
S
G
D
S
B G
D
S
B G
D
S
B G
D
S
B
G
D
S
G
D
S
G
D
S
G
D
S
4
6.3 MOSFET
MOSFET canal n enriquecimiento
(NMOS de enriquecimiento)
P
N N
D
G
S
SUSTRATO
Metal
Oxido (aislante)
Semiconductor
L
W Polisilicio (antes Metal)
SiO2
Si
B,
MOS
G → gate, puerta
D → drain, drenador
S → source, fuente
B → bulk, sustrato
Dispositivo de 4 Terminales
IG = 0 (Puerta Aislada)
Tamaños geométricos:
•W ≡ Ancho del Transistor
•L ≡ Longitud del Transistor
+ +
G
G
D
S
D
5
NMOS de enriquecimiento
Los diodos no deseados, siempre deben de estar
polarizados en inversa
IDS = 0
P
N N
D
G
S
SUSTRATO
UDS
I =0D
VDS
B
No existe posible camino de conducción
para los electrones entre el drenador y la fuente
En general, esta situación ocurre si VG < VTO ⌂ VTO ≡ Tensión umbral del
Transistor
+ +
6
¿Qué ocurre si VG > VTO ?
¡¡ Observemos que la tensión VTO > 0 !! Esta es la característica principal de un NMOS de enriquecimiento
0
DS
TOG
SDI
VV
VVPor lo tanto:
NMOS de enriquecimiento
Zona Lineal u Ohmica
del Transistor NMOS
Por definición los e- se mueven
de la fuente al drenador
SD VV
Será la tensión aplicada la que
nos diga qué es la fuente y
qué el drenador
P
UGS
N N
+ ++ ++ +
n
e- e
-
e-
e-
+ + VG > VTO
7
Ecuaciones I-V del Transistor NMOS de enriquecimiento
A partir de ahora y para simplificar el estudio (y como ocurre normalmente)
la fuente S y el sustrato B estarán cortocircuitados, VS = VB
La carga libre que hay en el canal es:
ox
ox
TOGS
TOGSTOGSox
tCox
VVQ
VVSiVVCQ
0
)(
εox ≡ Cte. dieléctrica del medio (SiO2)
tox ≡ Espesor del óxido
Si ahora VDS > 0 )( VVVCQ TOGSox V es la tensión en cada
punto del canal
[F/m2]
dy
dVWQWQI
prof
Qnq
WprofA
AqnIqnJ
nnDS
canal
canal
nDSnDS
;
8
Ecuaciones I-V del Transistor NMOS de enriquecimiento
DS
DS
V
TOGSoxn
DS
L V
TOGSoxnDSnDS
VVVWC
LI
dVVVVWCdyIdy
dVWQI
0
2
0 0
)(2
)(
de donde podemos obtener la expresión final de la intensidad:
L
WC
Ck
VVVVL
WCI
oxnn
oxnn
DSDSTOGSoxn
DS
'
2
)(22
k’n≡Transconductancia del proceso
βn ≡Transconductancia del dispositivo
W/L ≡ Razón de Aspecto
2
)(22
DSDSTOGSn
DS VVVVI Ecuación de la Zonal Lineal del
Transistor NMOS
9
Ecuaciones I-V del Transistor NMOS de enriquecimiento
Es una ecuación parabólica que alcanza un máximo para un determinado VDS
IDS
VDS
VGS = VGS0
En el máximo estamos en el punto de pinch-off
¿Qué está ocurriendo físicamente?:
TOGDTOGSDS
TOGS
VVVVV
VV
S G
n+ n+
p
D
B
En el laboratorio sólo observamos la
parte de la izquierda
ID
VDS 0V 2V 4V 6V 8V 10V 12V 14V 16V 18V 20V 0A
100A
200A
300A
400A Pinch-off
10
Ecuaciones I-V del Transistor NMOS de enriquecimiento
Si ahora VGD < VTO:
TODGTOGSDS
TOGS
VVVVV
VV
S G
n+ n+
p
D
B 2
)(2
TOGSn
DS VVI
Para calcular la IDS en esta zona, basta con
derivar la expresión que ya conocemos con
respecto VDS e igualar a 0.
La intensidad en esta región no es 0 debido al gran campo eléctrico
desde el punto de pinch-off hasta el drenador
Zona de Saturación del Transistor
NMOS
11
Cuadro de Ecuaciones I-V del Transistor NMOS de
enriquecimiento
Zona de Corte
TOGS VV
2
)(22
DSDSTOGSn
DS VVVVI
0DSI
Zona Lineal u Ohmica
TOGSDSTOGD
TOGS
VVVVV
VV
2
)(2
TOGSn
DS VVI
Zona de Saturación
TOGSDSTOGD
TOGS
VVVVV
VV
Corte
S G
n+ n+
p
D
B
SiO2
Ohmica
S G
n+ n+
p
D
B
SiO2
S G
n+ n+
p
D
B
SiO2
12
Curvas del Transistor NMOS de enriquecimiento
13
NMOS de deplexión
P
N N
D
G S
n
Difusión hecha duranteel proceso de fabricación
B
S
D
En el propio proceso de fabricación se realiza
una zona n que une S y D.
Así, con una tensión VGS=0 ya existe canal
Con VGS = 0 existen 2 regiones de deplexión,
pero aún existe un camino de conducción entre D y S
Pero si VGS ↓↓ (negativa) entonces las regiones de
deplexión se solapan y no existe camino de conducción
(IDS = 0)
14
NMOS de deplexión
P
N N
D
G S
n
Difusión hecha duranteel proceso de fabricación
B
S
D
Conclusión: El transistor NMOS de deplexión funciona exactamente igual que uno de enriquecimiento salvo que VTO < 0
Las ecuaciones y zonas de operación son las mismas
+ +
G
D
S
UDS (V)
ID (mA) UGS
2 4 6 8
10
20
30
40
-2
0
2
Ya hay canalformado
VGS (V)
VDS (V)
G
D
S
B
15
MOSFET de canal p (PMOS) de
enriquecimiento
15
G
D
S
B G
D
S
Símbolo
MOSFET de canal p (PMOS) de
deplexión
Símbolo
G
D
S
B G
D
S
VTO < 0
VTO > 0
S G
n
p+
D
B
SiO2
p+
S G
n
p+
D
B
p+ p
16
Cuadro de Ecuaciones I-V del Transistor PMOS
Zona de Corte
TOSG VV
2
)(22
SDSDTOSG
p
SD VVVVI
0SDI
Zona Lineal u Ohmica
TOSGSDTODG
TOSG
VVVVV
VV
2
)(2
TOSG
p
SD VVI
Zona Saturación
TOSGSDTODG
TOSG
VVVVV
VV
oxpp
pp
Ck
L
Wk
'
'
Corte
S G
n
p+
D
B
p+
Ohmica
S G
n
p+
D
B
p+
Saturación
S G
n
p+
D
B
p+
SDDS
SDDS
TOTO
II
VV
VV
PMOSNMOS
Regla Nemotécnica
17
6.4 JFET
JFET Transistor de efecto campo con puerta de unión
(Junction Field Effect Transistor)
Existen 2 tipos
MESFET, Metal-SC-FET
JFET
+ +
18
MESFET
• Este dispositivo aprovecha la alta movilidad
del AsGa → velocidad ↑
• Densidad de integración menor
•La G y el B forman un diodo Schottky (metal-n), de forma que si está polarizada en inversa,
bajo la puerta se crea una región de deplexión.
•Esta región de deplexión modula la corriente que circula entre D y S
•Así, si VGS < VTO, el canal n entre las 2 regiones n+ no tendrá portadores libres → ID = 0
•VTO < 0
•Para que la estructura funcione correctamente el diodo Schottky debe estar polarizado en
inversa → IG = 0
19
Cuadro de ecuaciones I-V del transistor MESFET
Zona de Corte
TOGS VV
DSDSDSTOGSDS VVVVVI tanh)(22
0DSI
Zona Lineal u Ohmica
TOGSDSTOGD
TOGS
VVVVV
VV
DSTOGSDS VVVI tanh)(2
TOGSDSTOGD
TOGS
VVVVV
VV
Zona de Saturación
20
MESFET
• El parámetro α aparece debido a que en el AsGa la movilidad no es constante sino que:
μ = μ(ε)
•
• El diodo Schottky tiene una Vd ~ 0.6 V. Así si VGS < 0.6 V → IG=0
•Para calcular el punto de operación utilizaremos aproximaciones sucesivas:
1. Tomamos tanh(α VGS) ~ 1
2. Resolvemos la ecuación, encontrando VGS
3. Volvemos a calcular tanh(α VGS) …………..
2:3.0
En circuitos digitales, a veces se polariza en directo el diodo Schottky
IDS=IDS(VGS,VDS)
21
JFET de Canal n y p
Canal N Canal P
D
G
S
P
N
P
D
G
S
P
N N
G
D
S
G
D
S
22
JFET de Canal n, NFET
•Unión GS polarizada inversamente
•Se forma una zona de vaciamiento libre de
portadores de carga
•La sección del canal depende de la tensión
VGS
•Si se introduce una cierta tensión VDS la
corriente ID por el canal dependerá de VGS
D
G
S
N
P
USG
PCanal
Zona de transición
VGS Zona de
Vaciamiento
23
JFET de Canal n, NFET
Entre D y S se tiene una resistencia que varía en función de VGS
UDS
ID
USG
El canalse estrecha
IDS
VGS ↓
VDS (baja)
D
G
S
USG
UDS (baja)
ID
VGS
VDS (baja)
IDS
P P
N
24
JFET de Canal n, NFET
• El ancho del canal depende también de la tensión VDS
• Pasado un límite la corriente IDS deja de crecer con VDS
• Eso ocurre cuando se estrangula el canal por el lado del drenador VDS = VP
UDS
ID
USG1
VP
USG=0V
USG2
IDS
VGS =0 V.
VGS =-1 V.
VGS =-2 V.
VDS
⌂ VP ≡ Tensión de pinch-off
• La tensión VP es equivalente a la VTO de un MOSFET
•Para un NFET VP < 0 y para un PFET VP > 0
D
G
S
USG
UDS
IDU +UDS SG
USGVGS VGS
VGD IDS
VDS
P P
N
25
Cuadro de ecuaciones I-V del transistor NFET
Zona de Corte
PGS VV
2
)(2 DSDSPGSnDS VVVVI
0DSI
Zona Lineal u Ohmica
PGSDSPGD
PGS
VVVVV
VV
2
)( PGSnDS VVI PGSDSPGD
PGS
VVVVV
VV
Zona de Saturación
D
Sinn
NtL
W
3
4
εSi ≡Permitividad del Silicio
W, L, t ≡ ancho, largo y espesor del canal
26
JFET de Canal p, PFET
D
G
S
USG
UDS
IDU +UDS SG
USGVSG VSG
VDG ISD
VSD
UDS
ID
USG1
VP
USG=0V
USG2
ISD
VSG =0 V.
VSG =-1 V.
VSG =-2 V.
VSD
N N
P
S
D
27
Cuadro de ecuaciones I-V del transistor PFET
Zona de Corte
PSG VV
2
)(2 SDSDPSGpSD VVVVI
0SDI
Zona Lineal u Ohmica
PSGSDPSD
PSG
VVVVV
VV
2
)( PSGpSD VVI PSGSDPDG
PSG
VVVVV
VV
Zona de Saturación
A
Sipp
NtL
W
3
4
εSi ≡Permitividad del Silicio
W, L, t ≡ ancho, largo y espesor del canal
28
IDSS
A veces, los fabricantes especifican de forma indirecta el valor de β,
utilizando el parámetro IDSS.
2
0
PVSATDSDSS VII
GS
(NFET)
29
Resistencia controlada por tensión en un FET
Si en un transistor FET o MOSFET cualquiera (supongamos un NFET)
operando en su Zona Lineal hacemos VDS ↓
DSPGSnDS VVVI )(2
)(211
PGSn
DS
DS
ODS
VVV
I
rr
)(2
1
PGSn
ODSVV
rr
ODS rr Resistencia de Salida
30
6.5 Efectos de Segundo orden
a) Efecto Sustrato
Hasta ahora hemos estudiado las ecuaciones
con S y B cortocircuitados
Pero, ¿qué sucede si no lo están?
La tensión umbral, VTO, cambia:
FSBFTOT VVV 22
S G
n+ n+
p
D
B
F Potencial de Fermi, usualmente 0.3 V
Coeficiente de efecto sustrato, usualmente 0.3 V1/2
31
6.5 Efectos de Segundo orden
b) Efecto Early o Modulación del Canal
En Saturación, el canal se corta antes de llegar al
Drenador → L~ L’
Las curvas de intensidad en zona de Saturación
tienen una ligera inclinación hacia arriba
S G
n+ n+
p
D
B
L’
L Ese fenómeno se puede modelar en las
ecuaciones de saturación de la siguiente forma:
A
A
DSTOGS
nDS
V
V
VVVI 1)(
2
2
Tensión Early, usualmente entre 20 y 100 V
También se define: AV
1 Factor de Modulación del Canal
DS
AODS
A
DS
A
PGS
DS
DS
ODS I
Vrr
V
I
VVV
V
I
rr
;
1)(
11 2
32
6.5 Efectos de Segundo orden
c) Tensión de Ruptura
Haciendo VD ↑ Si VDB < VZ se produce la ruptura
del diodo DB comienza a circular intensidad IDS
por avalancha
S G
n+ n+
p
D
B
⌂ BV ≡ Tensión de ruptura por avalancha
BV
33
6.5 Efectos de Segundo orden
d) Efectos de la Temperatura
KmVaTTaVV
T
TTT
OTOT
OO
/º2);(
)()(
2/3
top related