5.4. tecnologías digitales - iuma - ulpgcroberto/asignaturas/ei/tran...5.4.5. familias lógicas...

1

1ULPGC Electrónica Industrial - 4º ETSII

5.4. Tecnologías digitales5.4.1. Familias lógicas [ Wakerly 3.2 pág. 84]5.4.2. Lógica CMOS

5.4.2.1.Transistores MOS [ Wakerly 3.3.2 pág. 86]5.4.2.2.Circuitos básicos en CMOS [ Wakerly 3.3.3-3.3.6 pág. 88]

5.4.2. Comportamiento eléctrico de CMOS [ Wakerly 3.4 pág. 96]5.4.2.1.Niveles lógicos CMOS [ Wakerly 3.3.1 pág. 86]5.4.2.2.Niveles lógicos y márgenes de ruido [ Wakerly 3.5 pág. 99]5.4.2.3.Cargabilidad de salida (fan-out) [ Wakerly 3.5.4 pág. 109]

5.4.3. Comportamiento dinámico de CMOS 5.4.3.1.Tiempo de transición [ Wakerly 3.6.1 pág. 114]5.4.3.2.Retardo de propagación [ Wakerly 3.6.2 pág. 119]5.4.3.3.Consumo de energía [ Wakerly 3.6.3 pág. 121]

5.4.4. Otras estructuras CMOS de entrada y salida 5.4.4.1.Puertas de transmisión [ Wakerly 3.7.1 pág. 123]5.4.4.3.Salidas de tres estados [ Wakerly 3.7.3 pág. 126]

5.4.5. Familias lógicas CMOS [ Wakerly 3.8 pág. 135]


5.4.1. Familias lógicas

• Familia lógica comprende el conjunto de elementos realizados con una misma tecnología y una misma topología– Todos los elementos tienen similares características– Todos los elementos de una familia se conectan directamente entre

ellos

• La familia CMOS es la más usada con mucha diferencia– Mayor densidad (mayor número de transistores por circuito

integrado)– Menor consumo de potencia

• Otras familias importantes– TTL: Transistor-Transistor Logic– ECL: Emitter Coupled Logic

E.T.S. de Ingenieros Industriales Electrónica Industrial, 4º curso

® «Roberto Sarmiento y Sebastián López»

2


5.4.1. Familias lógicas

• Para estudiar una familia lógica, hay que conocer:– Tecnología y elementos base para realizar los circuitos

(transistores, diodos, resistencias, etc.)

– Topología de los circuitos básicos

– Comportamiento lógico de los circuitos

– Comportamiento eléctrico de los circuitos• DC: comportamiento en los estados estables, alto (H) y bajo (L)

• AC: comportamiento en estado de transición

• Estudiaremos la familia lógica CMOS


5.4.2. Lógica CMOS

Transistores MOS

Se comportan como una resistencia controlada por tensión

• La familia lógica CMOS se basa en la tecnología MOSFET (Metal-Oxide Semiconductor Field-Effect Transistor)

• En lógica CMOS el transistor MOS puede estar en dos estados:– ON RON ≈ 0 (cortocircuito)

– OFF ROFF ≈ ∞(circuito abierto)



3


5.4.2. Lógica CMOS

• En CMOS se utilizan los dos transistores nMOS y pMOS

Transistores MOS

nMOS

pMOS

+

–


5.4.2. Lógica CMOS

Inversor CMOS

GND



4


5.4.2. Lógica CMOS

• Modelo de conmutaciónInversor CMOS

VDD = +5.0 V

VOUT = HVIN = L

(a)VDD = +5.0 V

VOUT = LVIN = H

(b)


5.4.2. Lógica CMOS

• Usa 2 n transistores para n entradas

Puerta NAND CMOS



5


5.4.2. Lógica CMOS

• Modelo de conmutaciónPuerta NAND CMOS


5.4.2. Lógica CMOS

• NAND de tres entradas• Concepto de fan-in (cargabilidad de entrada)

Puerta NAND CMOS



6


5.4.2. Lógica CMOS

• Consta de una puerta NAND de dos entradas seguida de un inversor

Puerta AND CMOS

VDD

A

B

ZQ1

Q3 Q5

Q2 Q4 Q6A

LLHH

B

LHLH

Q1

offoffonon

Q2

ononoffoff

Q3

offonoffon

Q4

onoffonoff

Q6

offoffoffon

Q5

onononoff

Z

LLLH

(a)

(b)

(c)A

BZ

Copyright © 2000 by Prentice Hall, Inc.Digital Design Principles and Practices, 3/e


5.4.2. Lógica CMOS

• Como la NAND requiere 2 ntransistores por cada n entradas

Puerta NOR CMOS



7


5.4.2. Lógica CMOS

• Los transistores de salida tienen una mayor capacidad de gobierno de corriente

Buffer no inversor


5.4.3. Comportamiento eléctrico de CMOS

• Los análisis digitales solamente funcionan si los circuitos operan dentro de sus especificaciones de:– Tensión de alimentación– Temperatura– Calidad de las señales de entrada– Carga a las salidas

• Hay que realizar un conjunto de análisis analógicos para comprobar que los circuitos trabajan dentro de las especificaciones:– Especificaciones de carga “fanout”– Análisis temporal (tiempos de “subida” y “bajada”)



8



• Función de transferencia del inversorNiveles lógicos

VIN VOUT



• El umbral de conmutación varía con la tensión de alimentación, temperatura, proceso tecnológico, envejecimiento, etc.– Se hace necesario tener un margen de ruido (noise margin)

• Las tensiones de alimentación han venido decreciendo en los últimos años– Desde los 5 voltios de TTL 3.3 2.5 1.8 voltios

Niveles lógicos



9



• Datos aportados por el fabricanteMárgenes de ruido

VOHmin

VOLmax

VIHmin

ViLmax

GND+0,1VVOLmax

0,3 VCCVILmax

0,7 VCCVIHmin

VCC - 0,1VVOHmin

VCC y GND = raíles de alimentación (power-supply rails)



Inversor CMOS análisis eléctrico VIN

VIOUT

RL ≈ ∞, si conectamos puertas lógicas

RL ≠ ∞ si conectamos otros disposi-tivos (LEDs)



10


• Hace falta saber los valores de las resistencias de los transistores en “ON” RON y “OFF” ROFF (tanto del nMOScomo del pMOS) y de las cargas


Ejemplo de cálculo de carga



Cálculo de los valores de L y H

• Hay que especificar VOHmin para unos valores de corriente de salida máxima, IOHmax

IOH



11



Cálculo de los valores de L y H

• Hay que especificar VOLmax para unos valores de corriente de salida máxima, IOLmax

IOL



• No es necesario tener un conocimiento de cómo está realizado el circuito a la salida, solamente de las corrientes de entrada y salida máximas de la carga

Especificaciones de carga a la salida



12



• Estado “L” La suma de los valores de IILde las entradas no deben exceder IOLmaxde la salida que los ataca

• Estado “H” La suma de los valores de IIH de las entradas no deben exceder IOHmax de la salida que los ataca

• Es necesario hacer cálculos de carga en terminaciones que no sean puertas (resistencias, LED´s, etc.)

“fanout” (cargabilidad de salida) IOmax II

II


• La carga en alterna (AC) es un factor crítico en los circuitos CMOS– Las entradas CMOS tienen una impedancia de entrada muy

alta, por lo que la carga en DC es despreciable– Las entradas CMOS, tanto por su proceso de fabricación como

en su encapsulado y conexión tienen una componente capacitiva significativa

– El tiempo que se emplea en la carga y descarga de capacidades es la principal limitación en la velocidad de esta tecnología (retardos)

– La carga y descarga de capacidades es el principal factor que influye en el consumo de esta tecnología

• La velocidad depende de dos características– Tiempo de transición– Retardos de propagación

5.4.3. Comportamiento dinámico de CMOS



13



Tiempos de transición

• Es el tiempo que la salida de un circuito lógico tarda en pasar de un estado a otro– tr = tiempo de subida (rise time)– tf = tiempo de subida (fall time)



• Circuitos para el análisis de los tiempos de transición


RL ≈ ∞ y VL ≈ 0

CL = todas las capacidades del circuito

inputwireoutputL CCCC ++=

Coutput Cinput

Cwire



14



• Transición de “H” a “L”

Estado inicial Descarga de la capacidad de puerta


Rp = ON = 200ΩOFF = 1MΩ

Rn = ON = 100ΩOFF = 1MΩ



• Tiempo de bajada “fall time”exponencial

LnCRt

DDOUT eVV−

⋅=

RC = Constante de tiempoexponencial en las formulas, e-t/RC


DD

OUTLn V

VCR ln⋅−=τ



15



• Transición de “L” a “H”

Estado inicial Carga de la capacidad de puerta




• Tiempo de subida “rise time”exponencial


)1( LpCRt

DDOUT eVV−

−⋅=

DD

OUTDDLp V

VVCR −⋅−= lnτ



16



• Tiempo de subida “rise time”exponencial

Retardo de propagación



• Potencia estática: prácticamente nula, solamente debida a corrientes de fuga (quiescent power dissipation)

• Potencia dinámica: tiene dos componentes– Potencia de “cortocircuito”

– Potencia consumida en cargar y descargar las capacidades de carga

• La potencia total es:

• La potencia disipada es la suma de la po-tencia estática y de la potencia dinámica

Potencia disipada

fVCP CCPDT ⋅⋅= 2

fVCfVCP CCLCC

LL ⋅⋅=⋅⎟⎟⎠

⎞⎜⎜⎝

⎛⋅= 2

2

22

( ) fVCCPPP CCLPDLTD ⋅⋅+=+= 2



17



• Hoja de características del fabricante



• Mayor capacidad → mayor retardo• Mayor resistencia “RON”→ mayor retardo• Menor resistencia “RON” → mayores transistores• Tiempos de transición más lentos → más disipación de

potencia• Tiempos de transición más rápidos → peores efectos de

línea de transmisión (avanzados)• Mayor capacidad → más consumo (CV2f), con

independencia de los tiempos de subida y bajada



18



• Concepto de fan-out (cargabilidad de salida)– Número de puertas que pueden conectarse a la salida de una

puerta lógica. Este valor tiene dos límites• Límite en DC• Límite en AC (más importante, ya que si aumenta el fan-out aumenta el

retardo y el consumo de potencia).

• Entradas sin usar– No pueden dejarse al aire, pueden producir resultados erróneos

• Condensadores de desacoplo– Las transiciones en CMOS producen picos de corriente en GND,

para eliminar estas perturbaciones hay que poner condensadores de desacoplo

• Descargas electroestáticas (ESD)– Los dispositivos CMOS al presentar una alta impedancia en la

puerta son muy sensibles a ESD


5.4.4. Otras estructuras CMOS de entrada y salida

• Sirve para realizar muchas funciones con pocos transistores y muy rápidas– Multiplexores– Flip-flops– etc.

Puertas de transmisión



19


5.4.5. Otras estructuras CMOS de entrada y salida

Salida de tres estados


5.4.6. Familias lógicas CMOS

• Las familias lógicas CMOS se identifican de la siguiente forma: 74xNNN, donde “x” corresponde al mnemónico alfabético de la familia y “NNN” es un número indicativo a la función lógica que realiza

X =

“HC” CMOS de alta velocidad (High-speed CMOS)

“HCT” CMOS de alta velocidad compatible con TTL (High-speed CMOS TTL compatible)

“VHC” CMOS de muy alta velocidad (Very High-speedCMOS)

“VHCT” CMOS de muy alta velocidad compatible con TTL (Very High-speed CMOS TTL compatible)



5.4. tecnologías digitales - iuma - ulpgcroberto/asignaturas/ei/tran...5.4.5. familias lógicas...

Documents