2.2-conmutadores

15/03/2013

1

Sistemas de Conmutación

Conmutadores Digitales

Dr. Ing. Álvaro Rendón GallónPopayán, marzo de 2013

Universidad del CaucaFacultad de Ingeniería Electrónica y Telecomunicaciones

Departamento de Telemática

CONMUTADOR

T

ITj ITk ITj ITk

2

Temario

• Introducción

• Conmutador digital tipo S

• Conmutador digital tipo T

• Conmutador T para varios MIC

• Redes a etapas

15/03/2013

2

3

Evolución de los conmutadores

Teléfono de Meucci Conmutador manual Selector electromecánico

Puntos de cruce Conmutador digital

4

Central Telefónica Digital

MA: Módulo de AbonadosMAR: Módulo de Abonados Remoto

MTA: Módulo de Troncales AnalógicasMTD: Módulo de Troncales DigitalesGT: Generador de TonosRxT: Receptor de Tonos

Otras centrales

CX

15/03/2013

3

5

Buses MIC

Bus MIC TX

Bus MIC RX

Cod

ec

RX

TXTX

Bus MIC TX: Las salidas de los códecs están unidas. Sólo uno puede transmitir en cada IT

Bus MIC RX: Las entradas de los códecs están unidas. Sólo pueden recibir en un IT (por programación)

6

Conmutador Digital

Las entradas y salidas del conmutador son buses MIC

Bus MIC TX

Bus MIC RXCod

ec

RX

TX

15/03/2013

4

7

Programación de los Códecs

Conexión punto a punto

La comunicación se establece mediante la programación de los Códecs

Una conversación requiereuna conexión en cada sentido

Codecs

8

Central de un bus MIC

Conexión a un bus MIC

Se requiere un IT en cada sentido

¿Cuántas conversaciones se pueden establecer?

¿Cuántos abonados puede tener la central?

A

B

15/03/2013

5

9

Central de un bus MIC

Conmutador Versión comercial:• 32 extensiones• 8 troncales“Time 8-32”

Centralita privada (PBX)

Central local

10

Conmutador Digital

Para mayor capacidad de abonados se requieren varios buses MIC

Para interconectar los buses:

• Separar Tx y RX• Conmutador

ILA

B

A

IT0 IT31IT1 IT30

ILA

C

IT0 IT31IT1 IT30

MICEi

MICEj

MICSi

MICSj

BusesTx Rx

BusesTx Rx

IT0 IT31IT1 IT30

IT0 IT31IT1 IT30

15/03/2013

6

11

Tipos de Conmutador Digital

Caso 1:Abonados del mismo Bus MIC

Los Codec se programan:• mismo IT para Tx y Rx• un IT para cada abonado

ILA

B

A

ILA

MICE0

MICE1

MICS0

MICS1

BusesTx Rx

BusesTx Rx

IT12 IT28

A→B B→A

IT28 IT12A→B B→A

A→B: MICE0, IT12 → MICS0, IT28B→A: MICE0, IT28 → MICS0, IT12

TX RX

A

B

12 12

28 28

12


El conmutador traslada un octeto de un IT a otroen el mismo bus MIC:

Conmutador Digital Tipo T (Time Switch)

MICE0

MICE1

MICS0

MICS1

IT12 IT28

A→B B→A

IT28IT12

A→BB→A

A→B: MICE0, IT12 → MICS0, IT28B→A: MICE0, IT28 → MICS0, IT12

TX RX

A

B

12 12

28 28

15/03/2013

7

13


Caso 2A:Abonados en distinto Bus MIC

Los Codec se programan:• mismo IT para Tx y Rx• mismo IT para los abonados

ILA

A

ILA

MICE0

MICE1

MICS0

MICS1

BusesTx Rx

BusesTx Rx

IT12 A→C

IT12C→A

A→C: MICE0, IT12 → MICS1, IT12C→A: MICE1, IT12 → MICS0, IT12

TX RX

A

C

12 12

12 12C

IT12 C→A

IT12A→C

14

TX RX

A

C

12 12

12 12


El conmutador traslada un octeto de un bus MIC a otroen el mismo IT:

Conmutador Digital Tipo S (Space Switch)

MICE0

MICE1

MICS0

MICS1

IT12

A→C

IT12

C→A


IT12

C→A

IT12

A→C

15/03/2013

8

15


Caso 2B:Abonados en distinto Bus MIC

Los Codec se programan:• mismo IT para Tx y Rx• un IT para cada abonado

ILA

A

ILA

MICE0

MICE1

MICS0

MICS1

BusesTx Rx

BusesTx Rx

IT12 A→C

IT12C→A


TX RX

A

C

12 12

28 28CA→CIT28

C→A IT28

16

TX RX

A

C

12 12

28 28


El conmutador traslada un octeto de un bus MIC a otroy de un IT a otro:

Conmutador Digital Tipo T para varios MIC

MICE0

MICE1

MICS0

MICS1

IT12

A→C

IT12

C→A


IT28

C→A

IT28

A→C

15/03/2013

9

17

Temario

• Introducción

�Conmutador digital tipo S



• Redes a etapas

18

Conmutador Digital Tipo S

Se implementa mediante compuertas que forman una matriz de puntos de cruce: Matriz Espacial

Para hacer la conmutación, una compuerta:• Debe permanecer cerrada el tiempo de un IT (3.900 ns)

para que pase todo el octeto

• Debe cerrarse una vez cada trama (125 µs) para que pasen los octetos de la misma llamada

IT28

IT28

IT1

IT1

IT28

15/03/2013

10

19


IT0IT1

IT31

En cada IT se cierran tantas compuertas como MIC tiene el conmutador

El conmutador espacial tiene una configuración distinta en cada IT

Se requiere una Memoria de Controlque indica los puntos a cerraren cada IT:

Lectura Cíclica (una localidad por IT)

Escritura Aleatoria (programación del control)

0

IT28

IT1

IT1

IT28

0 IT28

20


Dos clases de conmutadores tipo S:

Control por la Salida: Una memoria de Control para cada salida.Se programa la entrada a conectar

Control por la Entrada: Una memoria de control para cada entrada.Se programa la salida a conectar

0IT0IT1

IT31

IT28

IT1

IT1

IT28

0 IT28

15/03/2013

11

21

Conmutador Digital Tipo Scon control por la salida

Una Memoria de Control para cada salidaSe programa la entrada a conectar

Puede conectar una entrada con dos o más salidas: difusión

Características de cadaMemoria de Control(conmutador 4 MIC de 32 IT):

3

IT0

IT0

IT0

3 IT0IT1

IT31

Capacidad: • No. de localidades:• Ancho de palabra:(bits)

Velocidad:• No. lecturas:• No. escrituras:

32 = No. de IT2 = log2 n (n= MIC)

1 en cada IT1 en cada conexión

22

Conmutador Digital Tipo Scon control por la salida

Representación de las conexiones:MCj(x)= i; ITx, MICEi -> MICSj

MICE3, IT0 → MICS0, IT0MC0(0)= 3



IT0

IT0

3 IT0IT1

IT31

0

IT28

IT1

IT1

IT28

0 IT28

15/03/2013

12

23

Conmutador Digital Tipo Scon control por la entrada

IT0

IT1

IT31

2

IT28

1 IT28

Una Memoria de Control para cada entradaSe programa la salida a conectar

Características de cadaMemoria de Control(conmutador 4 MIC de 32 IT):Capacidad: • No. de localidades:• Ancho de palabra:(bits)

Velocidad:• No. lecturas:• No. escrituras:

32 = No. de IT2 = log2 n (n= MIC)

1 en cada IT1 en cada conexión

No es posible la difusión

IT28

IT1

IT1

24

Conmutador Digital Tipo Scon control por la entrada

IT0IT1

IT31

2

IT28

IT1

IT1

IT28

1 IT28




IT0

IT0

0

Representación de las conexiones:MCi(x)= j; ITx, MICEi -> MICSj

15/03/2013

13

25

Temario

• Introducción


�Conmutador digital tipo T


• Redes a etapas

26

Conmutador Digital Tipo T

Traslada un octeto de un IT a otro en el mismo bus MIC

ConmutadorT

MICE MICSIT1 IT28 IT28IT1

Tx Rx

IT1

siguiente trama

Los octetos se retrasan entre el IT de llegada y el IT de salida

Para ello se guardan temporalmente en unaMemoria de Conversación o Memoria IntermediaEn cada IT, en la Memoria Intermedia se lee el octeto de salida y se escribe el de entrada. Ej: IT28 IT28IT28

Conmutador T

15/03/2013

14

27


IT1 IT28 IT28 IT1

siguiente trama

28

1

IT28

IT28

(INTERMEDIA)

La Memoria de Control contiene el enrutamiento de los octetos:

Lectura Cíclica (una localidad por IT)

Escritura Aleatoria (programación del control)

28


IT1 IT28 IT28 IT1

siguiente trama

28

1

IT28

IT28

(INTERMEDIA)

La Memoria Intermedia puede operarse de dos maneras:

Control por la salida: • escritura secuencial• lectura controlada

Control por la entrada: • escritura controlada• lectura secuencial

15/03/2013

15

29

Conmutador Digital tipo Tcon control por la salida

IT28 IT1

IT0

ITm

IT28

28IT0

ITm

IT1

Representación circuital simplificada

Memoria Intermedia: Los octetos se guardan en el orden en que llegan

Memoria de Control: Selecciona el octeto que debe entregarse en cada IT

Memoria Intermedia

Memoria de Control

S/P: Serie/Paralelo P/S: Paralelo/Serie

30


IT28 IT1

IT0

ITm

IT28

28IT0

ITm

IT1

En la Memoria Intermedia hay una operación de lectura y de escritura en cada IT

El IT se divide en dos partesτE: Escritura, τL: Lectura

Memoria Intermedia

Memoria de Control


Lectura de octeto a enviar en IT siguiente

Escritura de octeto recibido en IT anterior

IT

15/03/2013

16

31


IT28 IT1IT0

ITm

IT28

28IT0

ITm

IT1

Memoria Intermedia

Memoria de Control

Características de las memorias(conmutador para MIC primario)

32


IT28 IT1IT0

ITm

IT28

28IT0

ITm

IT1

Memoria Intermedia

Memoria de Control

Representación esquemática

Escritura cíclica

Lectura cíclica

15/03/2013

17

33

Conmutador Digital tipo Tcon control por la entrada

IT28 IT1

IT0

ITm

1

IT0

ITm

IT1

Representación circuital simplificada

Memoria Intermedia: Los octetos se guardan en el orden establecido por la Memoria de Control y se leen en el orden de almacenamiento

Memoria de Control: Selecciona la localidad donde se almacena el octeto recibido en cada IT

Memoria Intermedia

Memoria de Control


IT28

34

Conmutador Digital tipo Tcon control por la entrada

IT28 IT1IT0

ITm

IT28 1

IT0

ITm

IT1

Memoria Intermedia

Memoria de Control

Representación esquemática

Lectura cíclica

Lectura cíclica

15/03/2013

18

35

Temario

• Introducción



�Conmutador T para varios MIC

• Redes a etapas

36

Conmutador T para varios MIC

Memoria Intermedia

Memoria de Control

Puede cambiar un octeto de IT y también de MIC

Es un conmutador sin bloqueo

2.048 Kbps 4 x 2.048 Kbps

128 IT

Equivale a un conmutador T para MIC de orden superior, con Mux de entraday Demux de salida

4x32 IT

MICE0MICE1MICE2MICE3

MICS0MICS1MICS2MICS3

15/03/2013

19

37


Memoria de Control

IT0

IT28

3113

Ej.: Conexión con control por lasalida:

MICE3, IT0 → MICS1, IT28

El octeto se guarda en MI en:P= 4 x 0 + 3 = 3 (MICE3, IT0)

La salida se controla en MC en:P= 4 x 28 + 1 = 113 (MICS1, IT28)

MC(113)= 3

Cálculo de una posición de memoria (en MI o MC):

P = (n x IT) + MIC

n= No. de MIC del conmutador



Memoria Intermedia

38


Memoria de Control

113

Características de MI:Capacidad: • Localidades=• Ancho=Velocidad:• Lecturas:• Escrituras:

n x m = 1288 (bits)

n en cada IT = 4n en cada IT = 4

Capacidad: • Localidades=• Ancho=Velocidad:• Lecturas:• Escrituras:

n x m = 128log2 (n x m) = 7

n en cada IT = 41 en cada conexión

Características de MC:

n= No. de MIC= 4m= No. de IT= 32



Memoria Intermedia

15/03/2013

20

39


Memoria Intermedia

Memoria de Control

MICE0MICE1

MICEn

MICS0MICS1

MICSn

Los conmutadores T son más económicos que los conmutadores S por el uso de las memorias RAM

Sin embargo, su tamaño está limitado por la velocidad de las memorias.

Tiempo de acceso de MI:

tacceso=125 µs

2 x n x m

n= No. de MICm= No. de IT por MIC

Para un conmutador de 32 MIC primarios:

El tiempo de acceso promedio de una memoria RAM es de 60 ns

tacceso=125 µs

2 x 32 x 32= 61 ns

40

Temario

• Introducción




�Redes a etapas

15/03/2013

21

41

Accesibilidad y bloqueo

Accesibilidad total:Todas las entradas pueden llegar a todas las salidas

Accesibilidad es la capacidad de una fuente para acceder los recursos, o de una entrada para alcanzar las salidas.

Es una característica estructural del conmutador

Accesibilidad restringida:Las fuentes 1 y 2 sólo pueden alcanzar dos salidas

42

Accesibilidad y bloqueo

Bloqueo es una situación que se da cuando, existiendo una entrada y una salidas libres, no es posible realizar la conexión porque no hay caminos por donde establecerla.

Es una característica dinámica del conmutador

No es posible establecer la conexión entre A y B

(Diagrama de pollitos)

I II

I II

A B

15/03/2013

22

43

Conmutadores espaciales

La estructura más simple que se puede tener para un conmutador es un arreglo rectangular de puntos o matriz

Matriz rectangular N x M Matriz cuadrada de orden N

C: Número de puntos de cruce

C= N x M C= N2

44


Si los órganos de entrada y salida son los mismos:hay dos puntos por cada par entrada-salida

Se puede entonces simplificar la matriz eliminando los puntos redundantes y la diagonal (que conecta un punto con él mismo)

Matriz cuadrada de orden N

C= N2

Matriz triangular con diagonal suprimida

C= N x (N-1)

2

15/03/2013

23

45


La matriz tieneaccesibilidad total ybloqueo cero

Es el conmutador perfecto…

Pero tiene:• Un gran número de puntos de cruce: C ≅ N2

• Baja utilización de los puntos de cruce: cada punto sólo para un par entrada-salida

• Baja confiabilidad: un solo punto para cada par entrada-salida

Los puntos de cruce deben ser utilizables por múltiples pares entrada-salida: Redes a etapas

46

Red de Clos

15/03/2013

24

47

Red de Clos

48

Red de Clos

• Red de tres etapas de matrices espaciales

• Las k matrices de la etapa intermedia provee caminos entre las etapas de entrada y salida

• Cada par entrada-salida tiene k posibles caminos

• Número de puntos de cruce:

C = 2Nk + k Nn

2

N: No. de entradas/salidasn: Tamaño de cada grupok: No. de arreglos intermedios

15/03/2013

25

49

Red de Clos sin bloqueo

El uso de puntos de cruce compartidos introduce la posibilidad de bloqueo

B-B’: Bloqueo en la primera etapa

C-C’: Bloqueo en la tercera etapa

A

A’

B B’

C

C’

Con k= 1 y establecidasA-A’ y D-D’No se pueden establecer:

k= 1

D

D’

50


Para obtener una Red de Clos sin bloqueo se requiere:

k = 2n - 1

En esta red, el número mínimo de puntos de cruce se obtiene con:

n = N

2(para N grande)

Cmin = 4N 2N - 1

Número de puntos de cruce:

15/03/2013

26

51


Número de puntos de cruce en un conmutador sin bloqueo

52

Red de Clos con bloqueo

En sistemas telefónicos es posible optimizar los recursos de la red (en este caso, el tamaño del conmutador) admitiendo una cierta probabilidad de bloqueo.

Usando el método del grafo lineal propuesto por C.Y. Lee se puede obtener la siguiente expresión para calcular la probabilidad de bloqueo de una Red de Clos:

B = [1 – (1 - p x n/k)2]k

Dondep : Probabilidad de ocupación

de una entrada

El grado de congestión del conmutador depende de:• su arquitectura (n y k) y• grado de ocupación de sus entradas (p)

Grafo de Lee de una Red de Clos

15/03/2013

27

53

Red de Clos con bloqueo

Número de puntos de cruce con p= 0,7 y B= 0,002

Número de puntos de cruce con p= 0,1 y B= 0,002

(Bellamy, 2000)

54

Representación espacial equivalente de conmutadores digitales

Son modelos que permiten aplicar la teoría de los conmutadores espaciales a los digitales

Representación de un Conmutador Digital Tipo S

Accesibilidad restringida para cada IT→ Una matriz por cada IT

15/03/2013

28

55

Representación espacial equivalente de conmutadores digitales

Representación de un Conmutador Digital Tipo T

Memoria Intermedia

Memoria de Control

MICE0MICE1

MICEn

MICS0MICS1

MICSn

Accesibilidad total→ Una matriz única

56

Conmutadores digitales a etapasExisten múltiples configuraciones de conmutadores digitales combinando los conmutadores básicos S y T

Los más comunes son TST, y TSSST para redes mucho más grandes

S

S

T

S ST

T

T

T

T

T

T

T

S

S

S

S

S T

T

S ST

T

S ST

T

S

S TT

T

T

T

T

T

15/03/2013

29

57

Conmutador digital TSTIT2

IT31

27

317

15 7

IT7

IT internos

IT7

¿Qué tipo de control tienen los conmutadores?

MICE0, IT2 -> MICS15, IT31MICE0

MICE1

MICE15

MICS0

MICS1

MICS15

58

Método de la Antifase

Una conversación requiere dos conexiones:A->B y B->A

El Método de la Antifase permite buscar y establecer las dos conexiones en forma coordinada

Los caminos a buscar son los IT internos

IT internos

En general:

ITAB < m/2

ITBA = ITAB + m/2

Donde m: No. de IT internos

En el ejemplo:ITAB= 7 ITBA = 7 + 32/2 = 23

IT2

IT31

2

317

157

IT7

IT7

23

IT31

31

IT23

7

0 23

223

IT23

2

15/03/2013

30

59

Implementación del conmutador TST

Memorias de Control

128 IT internos

60

Bibliografía

• A. Rendón (2010). “Conmutación Digital”. En: “Sistemas de Conmutación: Fundamentos y Tecnologías”, Cap. 3, Universidad del Cauca, Popayán, Colombia.

• John Bellamy (2000). "Digital Telephony". 3rd edition. John Wiley & Sons, New York, USA.

2.2-conmutadores

Documents